EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › 关于DDR3 时钟线上的电阻电容的作用

关于DDR3 时钟线上的电阻电容的作用

查看数: 4762 | 评论数: 12 | 收藏 2

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

czypf

发布时间: 2012-12-7 16:24

正文摘要:

各位大侠：0 [: A% W2 Y( n3 ^2 ]3 m2 U% k 请教一个问题，关于DDR3 时钟线上的匹配电容，这个电容的作用。我现在做的是4片DDR3，一般情况下去掉C63这个电容或者上这个10pF的电容，DDR都能跑起来，速度的话跑480M ...

回复

木易紫水晶 发表于 2013-1-12 15:30

电容应该是消除差模噪声，而电阻如果是串联的话应该是满足阻抗匹配。如果是上拉，那就是ODT,(这个是用于memory down的情况）；

278529735 发表于 2013-1-11 08:42

part99 发表于 2012-12-9 18:19
% n8 _& `% _$ q+ w- L1. 这个电容主要是消除DDR CLOCK的OVERSHOOT AREA, 以满足JEDEC的要求；& i, i/ W. P2 ~* ~9 U- d
2. 我觉得去掉这个电容，DDR都能跑 ...

我们一般在CLK上是串R，在两个差分线上预留一个位置，不过不是放C，而是放R，做到阻抗匹配。特别是两层板的时候。

willyeing 发表于 2013-1-10 11:30

各位我认为电容它就是个随着频率改变的阻抗，给不同频率成分做了不同差分匹配呀，频率越大，意味着容抗越小呀，想想大家应该能明白是咋回事，不想电阻跨接，它是全频段的。

panadol 发表于 2013-1-10 00:32

多谢分享!

749879904 发表于 2013-1-2 17:23

学习了

qqtolm 发表于 2012-12-24 12:58

了解一下，深度不懂

Randy1022 发表于 2012-12-20 09:23

文章不错，学习了！

xin_515 发表于 2012-12-12 09:17

czypf 发表于 2012-12-11 23:14
4 A" z" o% L7 T" f5 m3 Y哦，那电容的大小取值方面有什么讲究么？

应该就是几PF就可以了。

czypf 发表于 2012-12-11 23:14

xin_515 发表于 2012-12-7 16:31
3 F: ?% G: m) q( O- @# ]我的理解是消除差模干扰

哦，那电容的大小取值方面有什么讲究么？

qiangqssong 发表于 2012-12-10 15:04

个人认为此电容与前面电阻一起构成L型滤波电路,可以滤除一些高干扰和高频过冲等,使信号时钟信号波形更好!!!

part99 发表于 2012-12-9 18:19

1. 这个电容主要是消除DDR CLOCK的OVERSHOOT AREA, 以满足JEDEC的要求；
2. 我觉得去掉这个电容，DDR都能跑起来，只是overshoot多了一些，内存芯片热一些的区别，这个电容应该放在内存的接收端，而且，如果480Mhz的DDR3，以我的经验来看10p还是大了一些，应该3-5pf会好一点，大了就有点过了。电容当然和频率有关系，不同频率用的值应该不一样，具体值要看测试结果。