介质层的最小厚度问题

查看数: 547 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2012-11-28 11:55

请高手指点下，在设置层叠的时候，conductor dielectric plane 各层可以设置的最小厚度是多少

navy1234 发表于 2012-11-29 13:44

阻抗计算都有专业的软件，比如：SI9000.SI8000等；设计软件中可以模拟阻抗，但误差太大，因此很少有人用；你这里面参数怎么设置，PCB厂家都不会理的。内层常规是18um和35um铜

dgwq 发表于 2012-11-28 14:40

有一层的铜厚设置的0.012mm,不知道能不能实际生产出来。

navy1234 发表于 2012-11-28 13:28

最小芯板厚度0.05mm,你是问软件中设置吗？这个没任何意义，介质层厚度主要是由结构（板厚）和阻抗决定的；当然影响这两方面的因素很多，如：层数，铜厚，介电常数等等

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-11-13 04:04 , Processed in 0.065846 second(s), 36 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复