找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

请教论坛里的达人:关于PADS Verify Design 的问题.

查看数: 525 | 评论数: 1 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2012-10-6 22:59

正文摘要:

问题:就是我在Verify Design 的时候,出现了很多报错的标记.怎么能快速把它们全部删除啊?

回复

whylove0707 发表于 2012-11-29 17:09
首先你检查的是间距还是连通性,如果是间距问题,你自己一个一个改,很快的,这是从根本上解决报错,还有一个方法就是,你去设计规则里 default中将检查间距改小,改了规则之后虽然有些错误不会出现了,但可能出来的板会不符合要求;若是连通性问题,就更要好好检查了,看看元器件引脚该接地的有没有打地孔,或打了地孔没覆到铜,或者不同的网络线之间有交叉,你自己慢慢找。我也在学pads,以上是我过程中的一点体会,我也是这样慢慢过来的。祝你成功。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 21:55 , Processed in 0.062549 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表