k: j5 [# d. I& T+ H) R1 D9 @
我是版主jimmy的徒弟，这是我对你的"新建文件夹"中1.pcb板子的评审！
# j" M' |  l8 Q8 A
% V. {; ~1 J8 b0 g

20140218.rar (158.15 KB, 下载次数: 344)

2014-2-18 15:10 上传

点击文件名下载附件
下载积分: 威望 -5

，pads9.3画的

8 F" g( r5 J, ?8 I9 f% D( o. ^3 h

amwjlje 发表于 2013-12-23 21:35
文件之后上传了    大家来看看     找些错误吧

, D' g& v/ H, S8 w- A! ]: M" H$ B( ~
看了下，整体画的还算可以，下面是我个人的意见，有些问题，我只截了一个地方，其它地方还有很多

0 i5 x5 K  n! a5 A0 r9 m0 n) r
4 y. s/ b: I$ H; z请哪个有空的帮忙评审下这个pcb好吗？

' h8 O+ A* t9 b( u2 F没有答复哦？？？

本人新手，以前一直画2层板。现在想学习下468层的。
$ ]& J  b9 l* ?/ x找了个简单的排线来画四层板。因空间有限，三层有走线。
求各位指点下。
8 \- y6 s/ R1 {( R8 O. z另外：请教下power怎么区分 （5、3.3、1.8） ；GND如何保持完整性？（AGND DGND  GND怎么分区）

) o) Z, ~7 ~& t3 C: Z/ P$ V

jimmy 发表于 2012-8-22 11:54

非常感谢jimmy大师这么快就回复我了{:soso_e113:} ，看了你的评审我有几个问题想问
9 H7 `  `0 F* i  @% P% o7 |2 y1、您的第一个和第二个回复是不是有点茅盾？我是应该把REF模块放在中间还是靠近源端呢？
2、3W原则我也想满足但有时空间实在有限就只能妥协了。
3、你说的差分对走线没有按规则走线这里我知道，这是为了达到等长的要求才这样处理的，如果两条线完全等距就没法满足等长要求了。
4、另外我最想问的就是关于数据线、地址线、时钟线的等长关系，数据线是组内等长他和时钟线地址线没有等长关系吧？而地址线是走T型拓扑从结点到两颗内存的距离也是等长的，是这样吧？剩下就是时钟线了，我现在就是不确定他要和数据线等长还是地址线等长，还请jimmy帮我解惑。
7 o  \' H3 M/ X" g5、至于平面层被过孔分割太厉害也挺头痛的，地方就这么大又少不了要打这么多孔，真不知如何是好呀，不过还好没有割断的地方应该问题不大吧？
以上疑问还请jimmy大师在有空的时候回复一下。谢谢！


jimmy回复：

! N4 o2 [9 I- x) w  J2 r1，ref电源模块放在两片DDR的中间，供电不会一头近，一头远。
8 t# @7 y$ `/ K& J5 {
2，3W必须满足

, w6 b6 ~$ k0 j1 f4 C8 e6 y3，差分对必须满足差分走线规则

4，数据线自己等长。地址，控制和时钟等长，都走T形。数据与时钟线不用等长，长度不要超过1000mil就行。
9 R* t" r4 P# S5 E
' H5 j" A6 X, F% l; B' D) K5，参考平面必须要完整，并且DDR2的线不能跨电源分割。跨分割会引起信号完整性问题。

打孔的时候注意孔与孔之间的间距。

lwf19861111 发表于 2012-7-26 14:29
$ B  N0 T% S+ Y6 F9 [对于9根同层我想问一下是什么意思，因为我处理器是放top的，ddr是放bottom的，那走线必定会穿过层，能帮我 ...

9根同层是指你所谓的9根信号要走在同一层，不管你IC是放哪一层的，如果走BOT9根就全部走BOT，即使是穿过层，也要同组的一起穿，也就是9根一起穿

另外3W原则是只信号线的线与线的间距要达到3倍的线宽，从线的中心与中心，线边缘与边缘是2W

YUANHUI217 发表于 2012-8-22 15:19
非常感谢jimmy大师这么快就回复我了{:soso_e113:} ，看了你的评审我有几个问题想问
1 I" T& s2 a6 Q/ M1、您的第一个和第 ...

jimmy大师有个疑问，如果时钟和地址等长的话，那时钟线就得绕很长（因为地址线一般都比较长），时钟线一般有规定其最大长度！
2 L4 b6 E9 A6 u! m0 T3 w2 {

看后深有收获，多谢大神！！！！

不错，学习了，谢谢

好好看看的

:):):):):):)

yimiyangguang 发表于 2012-6-28 22:20
我是版主jimmy的徒弟，这是我对你的"欢迎评审"中pcb板的评审！

( V- w5 K' D# u- I0 N8 e1 数字、模拟部分没有分开布局

0 |2 Q& j' x; Q* F好给力！

这个版块非常给力，

学习一下，虽然不用PADS。。

杨悦兮 发表于 2016-4-30 10:49
& N+ N' k2 f2 ]JIMMY老师，帮我点评下这块板，双层的，转为的9.3ASC。 是我们公司比较代表的板了，就是模具都开好了，但是 ...

, i4 G; K+ Q/ F4 j画的很不错
; `* B6 P/ O- @+ l% U

发不了原理图，哎，因为有绿盾转了就锁定了。

JIMMY老师，帮我点评下这块板，双层的，转为的9.3ASC。 是我们公司比较代表的板了，就是模具都开好了，但是根本放不下，有些自己很想主意按照规则来，但是技术不到家，请点评，谢谢。我自己也发现很多问题了，1：晶振电阻在另外一层，2：电源线根本看不出来主回路，3：像右上角通讯本来该地都包起来的，唉，4：铺铜我都是选择25的间距铺的，请问应该怎么铺？

jimmy 发表于 2016-1-4 10:17

, M. M: M, u( S3 i/ Y0 N难怪看着那么眼熟，原来是我11年画的板
  u$ R/ q3 _2 t% q# ]

bin159bin 发表于 2015-4-16 21:41
jimmy大师来看看这个板  CPU和DDR部分    给评价一下

( M* @% V8 P  T" E# U* ?  N板子画的挺好看嘛。我是小白个人感觉应该没啥问题。我不是很明白 为何DDR 都是走TOP 跟BOT层。如果要打过孔的话走POWER 层  参考BOT 行不行。