找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 827|回复: 3
打印 上一主题 下一主题

网表改好了,导入allegro,quickplace时symbols为0,请问怎么解决?

[复制链接]

52

主题

104

帖子

149

积分

二级会员(20)

Rank: 2Rank: 2

积分
149
跳转到指定楼层
1#
发表于 2012-4-24 22:20 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
网表没问题了啊,导入后,提示:Syntax check of file is successful." |3 O0 W% Q. ~) {/ o3 O

1 X2 [# Y! ~! {, s. ]封装路径也设置好了啊。psmpath:F:\FPGA-DDR3-8\mylib\) v; X) r1 l6 c6 _) T: ~; ]

9 U& ~8 ~" r9 O5 g其它padpath,devpath也设置好了。6 q8 P+ S, C5 R

* R) I6 ]$ E' [2 N: Y6 |但quickplace时symbols为0,请问怎么解决?4 z. N9 B% R# P
, h9 E5 z7 x2 I; x
- N6 r2 u/ u( L0 j) S
/ r1 [1 V7 U2 Y/ o6 N5 K
附:manual place时,component by refdes选项时看不到任何元件。改为package symbols,可以看到,但只能一个一个放。新手,请老手帮忙!!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

5

主题

962

帖子

3199

积分

五级会员(50)

Rank: 5

积分
3199
4#
发表于 2012-6-16 16:03 | 只看该作者
樓上的 env 檔案應該不是自己設的 , 你拿別人的環境套給你自己用可行嗎? 不見得可用喔.

18

主题

107

帖子

743

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
743
3#
发表于 2012-6-15 22:50 | 只看该作者
我的也出现了这个问题,可是在设置是出现这个提示是怎么回事?

Allegro PCB Design XL.jpg (11.63 KB, 下载次数: 0)

Allegro PCB Design XL.jpg

53

主题

328

帖子

2148

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2148
2#
发表于 2012-4-25 08:45 | 只看该作者
应该还是封装路径的问题。画框的都设置到你的封装位置了吗。

1.JPG (46.41 KB, 下载次数: 0)

1.JPG
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-3 17:53 , Processed in 0.059263 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表