本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › PADS论坛 › Verify Design 的問題...

Verify Design 的問題...

查看数: 612 | 评论数: 4 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
peaking
发布时间: 2012-3-19 11:23

正文摘要:

圖中看到 should be >= 0.2032 ) C. |1 c1 S& D' z  p& s; e+ `: P0 j. G: |1 s& ~$ @6 O; G6 y 這是我 Copy 回來的檔案，請問如何可以找出在那裡設了 Clearance 為 0.2032: D' q0 Z: p& m3 j4 M  ...

回复

peaking 发表于 2012-3-19 18:36
清楚，明白。我給你分。 Thanks !
dzwinner 发表于 2012-3-19 17:27
我告诉你，你要给我分哦！
0 p' i4 N1 n! g6 ~% |, b从上面看，你都是L8层有这个问题，很可能是L8层单独设置了“条件规则”了
$ y' l( o" X9 ^/ u

评分

参与人数 1贡献 +5 收起 理由
peaking + 5 很给力!

查看全部评分

peaking 发表于 2012-3-19 14:02
L8 是指 Layer 8 吧!
) G4 Y- A  S, _) r% A9 C9 `可以每個 Layer 設定 Clearance 嗎 ?
女、未嫁 发表于 2012-3-19 13:46
L8 看看
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 05:06 , Processed in 0.058497 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表