只需一步，快速开始
扫一扫，访问微社区
本人刚刚开始学习FPGA，花了几天时间看了verilog语言，在练习仿真的时候发现一个问题。。。 7 ^' T* g5 [5 n. a# G譬如：9 W1 w# C; V, X+ W- L1 k5 o4 i module MyAnd(out,in1,in2); & ]8 b' l3 z' A/ a &n ...
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-2-18 00:09 , Processed in 0.069302 second(s), 37 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
/1 
组图打开中，请稍候......
收藏
支持！
反对！