EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › 关于IBIS的bufferdelay问题

关于IBIS的bufferdelay问题

查看数: 1520 | 评论数: 9 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

chuxuezheyao

发布时间: 2011-4-24 17:05

正文摘要:

本帖最后由 chuxuezheyao 于 2011-4-24 17:05 编辑 6 x& }3 x6 t7 |7 ^6 e. l! K 2 V0 L$ d) E+ Y6 k8 C" {学习了各位高手关于SQ时序仿真的精彩论述，收益匪浅，做了一个测试，有点疑问： 4 e0 t& z8 p+ Y3 m# ...

dzkcool 发表于 2011-5-26 13:01

本帖最后由 dzkcool 于 2011-5-26 13:40 编辑

经过实验，发现delaymeasurement里面的测试负载值会改变Buffer的波形;
在相同的delaymeasurement里面的测试负载值情况下，而仅仅修改拓扑的负载，改变的是接收端的波形，对Buffer的波形不会有任何改变。

chuxuezheyao 发表于 2011-5-6 22:00

在library里的modelbrowse里修改测试条件会改变IBIS模型里的数据的

CAD_SI 发表于 2011-4-30 16:20

按照你的拓扑，不同的测试条件下的IO波形即是BufferDelay的波形。
如果你在仿真参数里面设置的BufferDelay是On-the-fly的话，那不管你用什么样的测试拓扑，BufferDelay的波形都不变，除非你把ibis模型里的测试条件改了。

icy88 发表于 2011-4-28 13:52

影响i/o啊！

chuxuezheyao 发表于 2011-4-28 12:44

数据手册中给出的时序是在一定的测试条件下的，计算时序要用到这些参数，但IBIS模型测试条件与数据手册不一致，但根据手册更改测试条件，仿真结果不受影响，我想弄明白这是为什么？

icy88 发表于 2011-4-27 17:05

激励是理想的波形，ibis的buffer输出波形，跟ibis中rising ，falling曲线等有关系，ibis确定后，其相关曲线数据也就是一定的，这些相关的数据得出也是由芯片厂商测试所得，因此要设置测试条件，来保证I/O输出的正确性。

chuxuezheyao 发表于 2011-4-27 14:52

bufferdelay measure 设置测试条件，按理说测试条件不同，bufferdelay会不同的，但我的试验是没有影响的，这是我的疑惑，我认为激励既不是IO输出也不是buffer的波形，是没有经器件内部逻辑输出之前的理想波形。我是新手，说的不对，请大家拍砖！

icy88 发表于 2011-4-27 09:04

楼主做的实验bufferdelaymeasure会影响I/O输出么？我们所用的激励是i/o输出还是buffer的波形呢？

WXSS9908 发表于 2011-4-25 11:34

学习一下

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

		自动登录	找回密码
密码			注册

关于IBIS的bufferdelay问题

正文摘要:

回复

推荐内容 /1