這是一個簡單的延遲電路.. |
這應該是某一Power sequence上的,由P_VRAMPWRGD信號經過某一RC延遲再經兩個反相器產生CK_PWRGD信號!至于4#的朋友說的,又返回源端,不是這意思,而是由P_VRAMPWRGD直接產生CK_PWRGD,至于為什么要加上上面的那些控制電路,應該是For時序要求! |
其实就是R47和C18起一个RC delay的作用,调整时序用的。 |
1.TO 4F, 電路是那樣子應該沒錯! 原設計應該是P_VRMPWRGD直接接到CK_PWPGD的; 只是某個因素, 要加入這個電路Workaround, 如果這個電路沒問題的話, 那個電阻是不裝的(注意Dummy的意思就很明顯) 2.這個應該是PC的電路吧! 目的在修正到CK_PWPGD端的Powergood時序. |
不解其意, 輸出 CK_PWPGD 信號, 為什麼經過 0R 又回到輸入端? |
对,就一控制电路而已!! |
这是哪边的线路?只是些简单的控制而已。。。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-22 20:35 , Processed in 0.060259 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050