hugeme 发表于 2013-12-16 16:06& \( p+ i7 O; z, O4 }( } 不要抓Vmeans 抓Vthreshold timing 应该以读AC threshold和DCthreshold为准 通常是包含了TCO的 ,具体你可以咨询供应商 况且你再设计的时候一定会保证建立裕量和保持裕量,TCO通常是不会大于整体skew的3 }7 `5 p2 z g, v |
forevercgh 发表于 2008-5-20 12:37, C, p5 k# t W2 G 如果说所有的参数的采样点都是pin,而不是die,对于测试来说是方便了,可是和allergo定义的first switch/settle time貌似die啊,如果是pin,那应该是对应图中红圈中的点,不知道我说的对不对。 |
rise1.png (112.6 KB, 下载次数: 4)
forevercgh 发表于 2008-4-24 10:38 问下,如果我们直接使用IBIS模型,外接测试负载,测量电压到VMEANS的时间是得到的bufferdelay还是得到的就是包含logic delay的TCO呢? |
带板凳学习 |
|
谢谢分享! |
版主神人 |
学习下........ |
不错的贴,学习中7 t. r, {2 {' G- S8 H0 w3 F # P! {/ ]9 T9 g& X& i! Y |
感谢楼主,学习![]() ![]() ![]() |
感谢楼主,学习 |
感谢楼主![]() ![]() ![]() |
感谢楼主 |
说得好! |
看完,可惜没有后续跟进,有没有相关资料可以推荐下? |
感谢楼主 理论知识的补充 |
时钟和数据对测试负载验证TCO输出完全同步的 根本没延时 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-5-24 13:00 , Processed in 0.106631 second(s), 40 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050