jason_pa 发表于 2011-3-29 22:17' q* J9 f5 [' B9 Y: i) M0 J 大神你分析的听不懂 做培训不我想学 |
我觉得仿总线就是看下串扰吧,就数据线来说楼主的结果很不错了,数据线看电平,时钟线看边沿,数据线的电平时间窗口留的足够了,没有过冲和振铃,就行了啊。 |
DDR 不是集成了,用过DDR 向导,就可以对DDr 的读写时序仿真. |
学习了! |
对照手册或者JEDEC标准中的DC和AC特性图判断!!! |
学习了 |
学习了,记号 |
对照手册或者JEDEC标准中的DC和AC特性图判断 |
记号!留着用 |
学习一下。 |
敢问楼主你这个DDR的控制器模型哪里找的 |
学习 |
另外,发现hyperlynx也不能进行总线的串扰后仿真分析 |
仿真总线,还可以通过在boardsim中将走线按照s参数提取,然后在line-sim中调用s参数即可 比较过,差异较小6 e8 `; o, @5 Z 但是hyperlynx不便于进行时序仿真,比如仿真自动计算的min/max flight-time等均不正确,特别是max完全错误;此外因为没有flyby的波形,也不利于手工测量flytime的时间,只能大约评估,对于高速率,是无法保证精度的 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-24 18:49 , Processed in 0.064694 second(s), 38 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050