找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

关于DDR信号辐射问题

查看数: 6957 | 评论数: 21 | 收藏 1
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2010-5-23 23:05

正文摘要:

请教一下各位,我在做机器的EMI辐射实验时发现频点在DDR1时钟频率(133MHz)和它的倍频上老是超标,很难压下去。 $ V! }9 C- F+ ]) }5 O我看我师父的DDR1供电和参考电压引脚周围都放的是几个100n的贴片电容,稍远一 ...

回复

Colin_SI/PI 发表于 2015-1-20 10:00
我这里从SI/PI的角度分析下这个问题:1 r2 g& y9 t. k+ n6 O
133MHz刚好是时钟信号的频率,产生EMI的根源很可能是时钟信号,也可能是数据信号和地址信号( K+ w; o" L" r
因为数据信号的频率是266MHz,地址是133MHz;& I0 l' Q1 `* H* m  h: N4 x
产生原因可能有:) Z3 r# A7 Q( i/ W+ \. M; z1 ~
5 c! p( ?* \" h6 F* t
1.CPU的驱动能力过强,负载较轻导致信号过冲过大,高频分量增加,导致EMI;如很多芯片有不同驱动强度,这个9 V! w3 U- B+ p* A3 h0 q: \# R
和负载大小,走线长度相关;) y+ a. y. [& }" t
( C) S3 i/ H' X/ q- C$ x
dq_full             Full-Strength IO Driver
2 H7 \, v( o2 \4 `' edq_half             54% Reduced Drive Strength IO Driver
( n; f* l3 @. F. T* V6 K5 s) `! |: U6 W* L
2.整个链路的阻抗不匹配,如CPU的输出阻抗,PCB走线阻抗,DDR的输入阻抗,不一致,导致反射大,导致EMI;DDR的数据线上需要串接电阻进行端接;地址和时钟信号
& s1 T, B: C, B# ?, L7 `% d如果存在多负载也需要端接;
# D7 X4 M* H7 Y+ }* {' {
+ F9 R1 r7 x7 s! e; a& G. X3.DDR的电源完整性,如去耦不足,电源噪声大,影响信号质量;
, [* ^; ^- _  s* @
$ m1 B, g+ W* }4.SSN,DDR的信号I/O同时翻转导致,信号之间的串扰也会导致EMI;
* B; a5 K, p% [" `6 F. a8 u
# J4 [) {( E, U) ]解决以上问题最好方法是通过仿真和测试配合调试。
奋斗者 发表于 2015-1-25 23:22
专业分析,受益匪浅
kaka198510 发表于 2013-5-15 13:33
看的不是很明白
lililu 发表于 2013-4-18 10:11
学习了
cccccc32 发表于 2011-8-18 10:14
学习了!!!
xiang 发表于 2011-8-17 10:25
学习了9 L1 x7 N9 D' b6 d
wangjunchao401 发表于 2011-1-19 19:56
对于电源线加粗不仅仅是从电流的角度出发的,还要考虑寄生参数的影响,在高速最怕的就是寄生电感,你的电源线如果不够粗的话,那么它的寄生电感将会很大,如果在某一时刻,你的总线全部处于驱动状态,那么就会瞬间有一个非常大的剑锋电流,这样,即使很小的寄生电感,也会带来很大的电压差,当然会有更大的辐射。
tfj20032570 发表于 2010-12-20 17:49
下载来看看,谢谢楼主 6 _/ E/ d: X+ R; k# q7 S
Terry103 发表于 2010-12-19 15:13
高手好多啊   学习了
cjj123 发表于 2010-12-17 15:24
学习了~~
anne_qian34 发表于 2010-11-15 16:14
学习了~~
yangzengxiong 发表于 2010-7-4 23:48
学习了!
keysheha 发表于 2010-5-27 15:33
回复 8# shqlcdd 1 N2 H: I* i: [" }# Z  w2 U* I

7 j1 C, U% a( \: o" M$ z  S9 f+ [, C
"3. 想问一下,好多地方说加宽电源走线的宽度,但我感觉走线只要能够达到电流容量了,为什么还要加宽啊。"
/ R4 ^6 T6 G9 V6 @# o, p5 Z# x( X较宽的电源走线具有较低的等效电感,这样对于数字IC有较低的高频阻抗,提高电源完整性。
. V+ @, ?3 c: \3 P/ LIC在低频情况下电流阻抗很小,但在高频下受到趋肤效应,以及高频本身特性就会导致阻抗过高。, x. [/ t9 I3 C; D! H+ ?
, l0 x+ q+ B! @1 |. U
一旦IC内部电路有瞬态电流要求时,高阻抗不能很好满足其电源平稳特性,可能会带来功能甚至是性能的问题
# j' f9 {2 A* f; K5 b所以对于高速电路的电源线路,都要加宽些。
shqlcdd 发表于 2010-5-26 22:53
回复 7# honejing
# f* s  m& ~* w' d- D4 F- W8 k% \* c, O  U. M# E4 f$ Y8 b$ W  g2 L

' j7 c0 a* M  J9 `! ?+ e( t5 L" p    谢谢你的建议。这个板子DDR下面电容有过孔到地,只是只打了3个过孔,
1 Y: Q$ v& u9 e3 ?可能少了点。用软件计算了一下,信号线的特性阻抗差不多到140ohm了," ]% z5 F- W/ g# r# {: U, G* R& a0 O8 J
我试试用100ohm的端接电阻试试。另外我试了一下减小时钟差分电阻好像
, v9 u; H8 Q' ]( f2 |7 g, ^也有效果的。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-4 10:14 , Processed in 0.065251 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表