找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

关于DDR信号辐射问题

查看数: 6943 | 评论数: 21 | 收藏 1
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2010-5-23 23:05

正文摘要:

请教一下各位,我在做机器的EMI辐射实验时发现频点在DDR1时钟频率(133MHz)和它的倍频上老是超标,很难压下去。 ! @5 R3 `. k3 K, U  M) M4 w9 O8 Y我看我师父的DDR1供电和参考电压引脚周围都放的是几个 ...

回复

Colin_SI/PI 发表于 2015-1-20 10:00
我这里从SI/PI的角度分析下这个问题:
! _* {/ Y2 `5 N) k! _133MHz刚好是时钟信号的频率,产生EMI的根源很可能是时钟信号,也可能是数据信号和地址信号6 E1 x$ {4 Y; C
因为数据信号的频率是266MHz,地址是133MHz;  Y0 E, ]2 M  |
产生原因可能有:
9 I& y& Q1 m9 i% L% z/ L! @, X, `
9 I& L' L: o" G; i/ o3 ?2 @1.CPU的驱动能力过强,负载较轻导致信号过冲过大,高频分量增加,导致EMI;如很多芯片有不同驱动强度,这个
* x' e* B6 O' Y和负载大小,走线长度相关;
1 r" E: Y' P: @4 c5 Q0 ~0 A' j1 h) S" s# e6 h
dq_full             Full-Strength IO Driver
3 g5 u5 C2 I& Z' [. u- Odq_half             54% Reduced Drive Strength IO Driver. _. ]5 s# r# R* ]& A6 d; Q
0 M9 V8 e: }- w& ?/ z& Q3 i
2.整个链路的阻抗不匹配,如CPU的输出阻抗,PCB走线阻抗,DDR的输入阻抗,不一致,导致反射大,导致EMI;DDR的数据线上需要串接电阻进行端接;地址和时钟信号* O# q5 u3 K# S- R- W' K5 R  y
如果存在多负载也需要端接;
% U# O& D0 t' x( D% m2 l3 \/ H6 H6 R  F7 [' p1 O' [
3.DDR的电源完整性,如去耦不足,电源噪声大,影响信号质量;
7 P& ~! ]+ c- I4 G& o' J! ~- s% T, Z5 q  k/ s4 V. g0 H% W
4.SSN,DDR的信号I/O同时翻转导致,信号之间的串扰也会导致EMI;
& l9 _0 b& d/ z- E0 L) v2 S) v1 X6 x/ Z3 @6 v
解决以上问题最好方法是通过仿真和测试配合调试。
奋斗者 发表于 2015-1-25 23:22
专业分析,受益匪浅
kaka198510 发表于 2013-5-15 13:33
看的不是很明白
lililu 发表于 2013-4-18 10:11
学习了
cccccc32 发表于 2011-8-18 10:14
学习了!!!
xiang 发表于 2011-8-17 10:25
学习了, Y+ O/ b9 Z2 s& V* b; f
wangjunchao401 发表于 2011-1-19 19:56
对于电源线加粗不仅仅是从电流的角度出发的,还要考虑寄生参数的影响,在高速最怕的就是寄生电感,你的电源线如果不够粗的话,那么它的寄生电感将会很大,如果在某一时刻,你的总线全部处于驱动状态,那么就会瞬间有一个非常大的剑锋电流,这样,即使很小的寄生电感,也会带来很大的电压差,当然会有更大的辐射。
tfj20032570 发表于 2010-12-20 17:49
下载来看看,谢谢楼主 " z" E" h3 u# M
Terry103 发表于 2010-12-19 15:13
高手好多啊   学习了
cjj123 发表于 2010-12-17 15:24
学习了~~
anne_qian34 发表于 2010-11-15 16:14
学习了~~
yangzengxiong 发表于 2010-7-4 23:48
学习了!
keysheha 发表于 2010-5-27 15:33
回复 8# shqlcdd % Z' D# N' C( V2 q& T
8 @8 m$ M! d8 L6 F

% L: |' U9 J) q3 l: `"3. 想问一下,好多地方说加宽电源走线的宽度,但我感觉走线只要能够达到电流容量了,为什么还要加宽啊。"5 _8 S8 I0 r0 n* d' V: t
较宽的电源走线具有较低的等效电感,这样对于数字IC有较低的高频阻抗,提高电源完整性。
( r2 j# J5 }3 l; [& CIC在低频情况下电流阻抗很小,但在高频下受到趋肤效应,以及高频本身特性就会导致阻抗过高。
$ `8 P- m3 S0 O* w
0 s) i; R9 p- {* n# v5 T4 x9 J* F一旦IC内部电路有瞬态电流要求时,高阻抗不能很好满足其电源平稳特性,可能会带来功能甚至是性能的问题
! W, B& n  l2 c1 I# m所以对于高速电路的电源线路,都要加宽些。
shqlcdd 发表于 2010-5-26 22:53
回复 7# honejing
! Q; Q' l9 v. Z: D; c% v
; ]! Z, G+ Q  W2 j/ @. v& j* P
( V7 L6 q' _4 O) P4 s& O    谢谢你的建议。这个板子DDR下面电容有过孔到地,只是只打了3个过孔,# [$ P  [, u6 R! q, u
可能少了点。用软件计算了一下,信号线的特性阻抗差不多到140ohm了,' g; n# J5 b5 U6 e
我试试用100ohm的端接电阻试试。另外我试了一下减小时钟差分电阻好像
' [0 o! a) P; k2 ~也有效果的。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 02:09 , Processed in 0.061915 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表