本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › 求助，PCIe链路必须Retrain才能跑到Gen3

求助，PCIe链路必须Retrain才能跑到Gen3

查看数: 79 | 评论数: 1 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
gavinhuang
发布时间: 2018-7-13 16:15

正文摘要:

我们系统的PCIe链路示意图如下图所示；2 [& e# `. F' P* y 问题：每次开机或者重启后，通过工具可以看到CPU和PEX8724之间的PCIe链路是工作在Gen3的状态，但是PEX8724与下游的PCIe设备之间是工作在Gen1的，通过工具 ...

回复

Jujianjun 发表于 2018-7-16 12:56
PCIE的启动顺序是这样的：8 ]1 R7 S6 {' Q* R4 F* X8 p
1. PCIE 的root complex上电后，会先由LTSSM状态机开始检测
  [8 @9 V( V- l7 e( l' A2. 分别detect -> polling -> Config -> L0,这时候都是工作在2.5G8 {0 ]) A  d0 K( e
3. 进入L0后， 会进入recovery状态， 协商进入GEN2或者GEN3, k& X5 q8 P% D1 i, _2 \
4. 具体的状态图附图所示， 这部分比较抽象， 如有不明白的可以call我电话18621873572
. ~( M2 k) n* {  ]% X, U& J) m% a

1.jpg (64.84 KB, 下载次数: 0)

1.jpg

2.jpg (49.91 KB, 下载次数: 0)

2.jpg
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 21:59 , Processed in 0.054528 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表