soswelcome 发表于 2018-7-2 10:09: U! l2 }( V3 m, P+ t 我理解Q1的作用是给VBUS提供一个低阻抗通路，因为C0 口的电流最大可能达到3A或者以上。 |
soswelcome 发表于 2018-7-2 09:38 在完整的原理图里面180ua 对应的是1.5A充电，330ua对应的是3A充电1 E" E8 p, `9 t! Y |
kobeismygod 发表于 2018-6-30 11:13% q1 Q C5 s5 J5 e% O5 H7 J2 D 在第一张图中，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。# _2 t8 F6 ~& `+ v$ H) ` % I- o W! e% r, H* x) J W7 @ 感觉是否只需要D2就可以防止两个VBUS同时导通啦，也就是说Q1可以去掉？不知道要Q1的作用是什么？" @* ]& [- m+ `6 V% n2 E f% ` |
kobeismygod 发表于 2018-6-30 11:13: I0 v* r1 k# h2 ~' c; a 非常感谢，大概了明白了一点点1 I& Q/ L% x* H8 D6 B + b: e0 {0 q y2 r 又有作为source用的180ua.330ua的上拉，这个是什么意思？电路图中没理由找到啊 |
本帖最后由 kobeismygod 于 2018-6-30 14:54 编辑 / B ^- @. D4 M. g |
|
第一幅图应该是VBUS输出的控制电路，当VBUS_IN 有电时候，可以通过控制VBUS_EN 来给两个C口的VBUS供电，同时，如果VBUS没电，也就是type c spec中的dead battery的状态的时候，可以通过C0或者C1的type c 口可以通过Q1和D2给芯片供电，Q1和D2的作用应该是防止两个C口同时出现VBUS而对冲。VBUS会通过一个buck输出5V给到USB3.0的口。* I+ t5 w( e3 ^( a5 U5 K+ X" k6 H 第二幅图应该是对应两个C口的VBUS上电的检测，任一个VBUS上电，对应的被上拉的信号都会被拉低。，，从而MCU就知道是哪个C口的VBUS已经ready 第三幅图应该是两个C口的CC引脚的状态配置和检测，其中C0应该是DRP类型的端口，因为CC上既有作为sink用到的5.1k下拉，又有作为source用的180ua.330ua的上拉，同时USB_C0_CC1/2也是对CC电平状态的检测，MOS管的主要是DRP状态切换，但是C1看起来应该只能作为sink，因为它只有下拉电阻，至于为什么是7.5k，不是5.1k这个不是很清楚。 |
|
USB3.1被称之为USB Type-C，从富士康公布的渲染图中可以看出Type-C采用了更小的全新设计，由于是对称设计我们在使用时不需要区分正反，和苹果Lightning接口很相似。 另外USB3.1 Micro-B也发生了变化，变得更宽更薄，不过依然可以兼容现有的microUSB数据线。性能方面USB 3.1也将传输带宽从USB 3.0 5Gbps翻番到了10Gbps，同时还把供电电流从1.5A大幅增加到了3-5A，不但性能更快，充电也会快得多。 d. n, u# z5 P0 ~# L 但是遇到具体电路，就无法分析出来了，希望高手能一点点的把它分析出来  |
|
本帖最后由 soswelcome 于 2018-6-29 14:29 编辑 0 T( y$ ?0 I5 O: [; x 坐等高手 |
/1 
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-23 03:37 , Processed in 0.064874 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
组图打开中，请稍候......
收藏
支持！
反对！