J蓝虹 发表于 2018-6-29 17:16
左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号 ...

+ i% Q2 p# c" n9 U受教了,謝謝.

左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号的质量

yuechi 发表于 2018-6-28 21:46
謝謝, 因為這IC非FPGA, PIN是固定的.

3 D/ h: {: N: t% {现在SERDES的设计，即使不是FPGA，在内部是可以软件配置的，P/N调换一般是可以的. 你可以试试问一下。
# v* s. Z2 _& k8 [0 v4 n! `$ F

这个差分对等长这么 绕没有问题吗，差分对间距要求比等长要求要严格。应该在输入或输出端开始绕吧。

浅梦沐_rFRRH 发表于 2018-6-28 09:00
能不打过孔尽量不要打过孔

謝謝, 我採納各位的建議, 用繞的.
8 ]! u( F: I- Y$ a0 R" x' V

haveok 发表于 2018-6-27 10:44
过两次过孔 插损 回损都有影响，还不如绕出来把

謝謝,目前我採用左圖繞出來~

partime 发表于 2018-6-28 17:02
+ I1 p7 n- y* X1 Y6 \问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的 ...

謝謝, 因為這IC非FPGA, PIN是固定的.

问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的。我没做过PCIE修改的情况，不过很多其他SERDES是可以改的。

能不打过孔尽量不要打过孔

过两次过孔 插损 回损都有影响，还不如绕出来把

只是一点点走线比较近，不会有太大的影响，相对于打两对过孔的影响，这个就不算什么了。纯属个人建议。毕竟这个影响的大小无法考证。

lxh19861215 发表于 2018-6-27 10:28
$ e5 `2 u& ~5 \# k* c+ n! B这种情况，感觉左图会好些，即绕线走的方式。

謝謝您的建議,
但是繞線走PERp太靠近PCICLK腳位, 會影響訊號品質嗎?
3 t, K8 t% `5 {, Y# O(PIN-PIN的間距1mm)
) }- Z3 j" I2 U! X4 E

这种情况，感觉左图会好些，即绕线走的方式。