kobeismygod 发表于 2018-5-13 16:54, a V; h/ `$ O' O8 y9 i) W0 E( m 了解,我只是觉得说 1.电阻已经很靠近源端了,还是能测到电阻到源端信号的过冲现象,那是不是说,端接电阻不管怎么放置,源端到端接电阻一定还会有过冲的现象. w% v6 g) y! l- i' z 2.端接电阻到源端的距离影响着这个过冲程度(假如端接电阻就在源端BGA底下,是不是说,源端到端接电阻这段信号的过冲会变得非常小?)& h: m6 ]5 `0 K6 R( T0 W, ` 3.虽然源端到端接电阻这段信号确实不是特别重要,这个产品也在出货了,只是我个人想通过交流学习一下知识 4.真的非常感谢每一位大神,每次在365上问问题都有挺多人来回答的,真的感谢9 U4 n1 `% Z1 ?5 O5 r |
we167527 发表于 2018-5-23 19:29 应该末端像VTT那样,也最简单的方式也就是上下拉,阻值跟特征阻抗一样,单端和差分有点区别。但是直接上下拉会提升很多功耗,所以又有优化的版本,比如加电容的方式,而又因为输出IO一般驱动能力有限,这个电容容值很难选择。总之,对于单端信号的末端端接,基本上很少用,除非像DDR一样有个比较合适的VTT电源。 |
we167527 发表于 2018-5-17 10:17 因为这些信号线是单向传输,另外你说的这些信号用的是并联端接(我说的端接靠近输出端指的是源端匹配),也就是传输线阻抗小于输入端阻抗,所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配,综上,需要靠近颗粒端摆放。. L+ ?2 z5 E* \- m3 ]2 @4 `$ }; \ |
你的测量没问题,具体为什么,推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。 |
![]() ![]() ![]() |
ABCDJ 发表于 2018-5-22 11:53& N) V: g7 b8 h' l 末端端接意思是。像在地址线上那样并联一个上拉?还是在最末端像VTT那样?1 Z3 S ~' r4 C0 j& ] |
kobeismygod 发表于 2018-5-17 16:03 如果地址线和控制线采用的是串联端接呢?应该放在何处? |
kobeismygod 发表于 2018-5-14 12:39 那我有个问题!" x- B( ~/ ]$ R% g& [ 就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢? |
kobeismygod 发表于 2018-5-14 12:399 S/ ?9 C/ |' a+ Z# [) V 嗯嗯,感谢 |
Joen0_0 发表于 2018-5-13 20:45/ L9 m: F2 x0 P6 J8 h* l9 C! X 是的,端接电阻都是建议尽可能靠近输出端的,所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出,只要阻抗出现不连续,就会有反射存在。 ( f: y6 U* m% |, f |
qiantan 发表于 2018-5-13 22:07 不是,看具体芯片具体引脚的 |
哈士奇的主人 发表于 2018-5-10 17:38. m9 ?' a0 k, g7 g7 I) z3 K" Z! m 是的,pin to pin+ a1 o* @5 X1 E5 F9 f7 P) W) E 你这个问题倒启发了我,要是一对多的话,结果又是如何。。。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-4-16 19:32 , Processed in 0.069462 second(s), 39 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050