谢谢

1.这个没有铺电源平面吗？
2.布线感觉都是走的横竖两个方向，这样会加长布线的长度。
3. DDR布线的区域，最好不要再走其他信号线了
" g8 j' @, k/ w' ^4.晶振下面最好不要走线
8 a  ]! Q6 s* d- y) C* W: A' F! W5.BGA对角没有放mark点

个人认为布线过设计，DDR所有线感觉都绕了，应该把最长的尽量缩短在绕。  
( e& S' Y" M4 G+ N8 b还有个大问题，电源也是拉线处理的？ 就一根细线一个孔？

只有一片DDR吧，4层就可以做出来
4 t) D- a6 D9 m8 K
另外貌似你的晶体表层还穿线了？？？