找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

FPGA仿真

查看数: 201 | 评论数: 8 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2018-3-6 14:30

正文摘要:

我最近在使用cadence仿真,建立一个差分电路,只要差分信号串联电容后,其直流分量的幅值就不同,您帮我解释下吗?谢谢 1 i  {4 O, M; y( h# H( X2 h$ `% O7 p+ L( ]$ F9 Q

回复

ganxianwu 发表于 2018-6-22 22:46
常见问题,软件仿真差分带AC耦合电容就会出现。原因是电容没充满电,直流点达不到要求。需要修改下电容的模型。增加个spice语句,让电容在0s之前充满电。
zcs525 发表于 2018-4-3 09:40
关注
caoweifeng 发表于 2018-3-14 16:46
arod13 发表于 2018-3-13 19:51
: O: E1 k; O, d6 ~+ ^# ]假設說是高速Interface如SATA,PCIe,SAS等這類的
( Z! T' d' M) Y3 P* D0 \: C2 m9 w+ o4 n通常電容都是用0.1uF或0.01u左右
! k2 T& c* ?% e0 R# i9 R470pF太小低頻的部分包 ...
& h- W* Z( W, k. {9 [) d/ S
好的。大谢。。4 {& ]+ t9 }# F' C+ d
arod13 发表于 2018-3-13 19:51
假設說是高速Interface如SATA,PCIe,SAS等這類的  \9 a! P3 X. ^: ]2 b/ I& Z
通常電容都是用0.1uF或0.01u左右
* V: u  e* d7 S0 M# f470pF太小低頻的部分包含DC會被濾掉. L/ H% ^; q* T* i+ x
如果把時間拉長來看波型會發現整個都在飄) t; {7 w. L: P3 F, _
總之不建議用那麼小的電容

点评

好的。大谢。。  详情 回复 发表于 2018-3-14 16:46
caoweifeng 发表于 2018-3-13 15:43
arod13 发表于 2018-3-12 11:14
. G: T- q/ k/ o& Q要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...
! U# t9 y. p2 a1 [/ ~
电容470pF,谢谢您的回复
+ A* v) ^0 n6 U$ d/ d- U1 U
arod13 发表于 2018-3-12 11:14
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係

点评

电容470pF,谢谢您的回复  详情 回复 发表于 2018-3-13 15:43
gavinjzz 发表于 2018-3-8 15:07
差分信号串联电容本来就是隔直通交
heliu0017 发表于 2018-3-7 13:19
你需要把你的电路图一起贴出来。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-8 05:55 , Processed in 0.060402 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表