EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › 硬件上拉问题

硬件上拉问题

查看数: 571 | 评论数: 19 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

dqwuf2008

发布时间: 2018-1-23 14:54

正文摘要:

信号既要上拉还是加一个串联电阻，有两种方案# _3 v1 w: t9 j( V$ T& b$ r 1.是先上拉，然后再串电阻( {4 e& ?0 x1 @- p& Q 2.是先串电阻，然后再上拉 0 c4 b1 D0 b1 n& P哪种方案好，原因？ / Y8 v7 g( \) L* ]

回复

yjj198709 发表于 2018-1-23 16:23

个人愚见。看样子第一种方式好一点，上拉可能是open-drain，而串联的电阻是为了抑制反射的作用，预留设计。上拉如果是必须的话，那么后期测量信号时，还能断开串联电阻并保持上拉去量测源端的波形，这样可能测试上好一点。

点评

yjj198709

狗版主好，详情回复发表于 2018-1-26 17:16

评分

参与人数 2	威望 +4	收起理由
meng110928	+ 1	赞一个!
超級狗	+ 3	嗯！大愚弱智。>_<\|\|\|

查看全部评分

风萧萧 发表于 2018-2-1 10:00

岁月印记发表于 2018-1-24 17:43
5 ]+ B A B6 ^如果串联的是0Ω，就无所谓了，如果串联的电阻有一定的阻值，一定要用第一种，因为当输入低电平时，第二种 ...

这个问题一直想搞明白，谢谢了！

dqwuf2008 发表于 2018-4-1 07:19

我最新的研究是第二种方案把串联电阻去掉，即终端上拉端接，是4大端接形式的一种，这种才应该是终极的解决方案

啊荣 发表于 2018-3-31 18:35

第一种

农民工 发表于 2018-3-23 11:41

学习了。

bmhj 发表于 2018-3-5 11:28

很好

dahai1221 发表于 2018-2-23 14:07

支持一下

dahai1221 发表于 2018-2-23 14:00

防止信号反射

dahai1221 发表于 2018-2-23 14:00

我也感觉第一种

lilacbear 发表于 2018-2-13 23:16

谢谢学习了

radishoo 发表于 2018-2-10 17:38

这个学习了！

林少230 发表于 2018-2-3 15:06

学习了

skywn 发表于 2018-1-29 12:26

来学习一下，感觉第一种比较好。

渔牧人 发表于 2018-1-27 15:51

第一种比较好，第二种拉低的时候会造成分压。第一种就不会有这一种情况，电阻大小可以根据自己需要选择。

yjj198709 发表于 2018-1-26 17:16

yjj198709 发表于 2018-1-23 16:23
) V/ n8 E. D, l0 G0 ?+ ^个人愚见。看样子第一种方式好一点，上拉可能是open-drain，而串联的电阻是为了抑制反射的作用，预留设计。 ...

狗版主好，

岁月印记 发表于 2018-1-26 13:12

岁月印记发表于 2018-1-24 17:43
4 x( P: }! l* P: e如果串联的是0Ω，就无所谓了，如果串联的电阻有一定的阻值，一定要用第一种，因为当输入低电平时，第二种 ...

请问有什么区别？

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-6 00:56 , Processed in 0.062846 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

硬件上拉问题

正文摘要:

回复

点评

评分

推荐内容 /1