电源和地小于8mil可能存在介质击穿问题。

這疊層感覺是intel芯片的相關的
看疊層設計
應該不是太過極端的產品
5 s# v: ~2 X6 e6 N, m& `. K3 P  C3 O基本上5mil不會有什麼問題
! G& D/ [% H4 u如果會擔心就加厚至6mil或更高
3 D2 E' x0 F/ q$ ]. x* q相鄰的pp厚度差一點不會影響太多阻抗
% b' w. B1 @  [* N+ d沒什麼問題

看看

Emerson 发表于 2017-12-20 14:12
6 W, B6 ~0 {' `# a电源层不推荐邻层重叠，电压差越大越不好，可参考电容的原理。

2 C6 t2 s* j; P- r8 v1 Q6 f  s% L是因为两块电源平面之间会产生交流噪声吗？

电源层不推荐邻层重叠，电压差越大越不好，可参考电容的原理。

L2和L7是地，L4和L5是电源，电源层这么近只有5mil会有什么不好的影响吗？