原理图顶层设计问题

查看数: 234 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2017-11-10 11:50

设计电路时候，由顶层到下层结构，用到数据总线，编译时候发现出问题。 ' j- \% b" q9 J4 s# a2 C8 F顶层设计用到了总线方式，下层需要注意什么吗？ 6 P' G; Z/ ~! ?2 }7 {0 T

wanghanq 发表于 2017-11-16 17:07

仔细查看项目的项目参数中的选项

是一张顶层电路图里面出现几个相同总线网络，其它的没有出问题详情回复发表于 2017-11-24 09:23

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-11-23 19:42 , Processed in 0.057071 second(s), 37 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复