EDA365电子工程师网

标题: 2017年9月12日公益PCB评审报告节选 [打印本页]
作者: EDA365QA    时间: 2017-9-13 09:55
标题: 2017年9月12日公益PCB评审报告节选
1.电源转换芯片处由于花连接过细导致载流不够。7 ~1 O+ c- T2 H. v! f# j1 h
9 T+ v  z% E  A8 s7 U  Z/ W( X! _
作者: EDA365QA    时间: 2017-9-13 09:55
2.左边光耦部分需要做隔离处理
# m1 E9 U( _# k; R* b7 h
$ C" e/ P- ~' M, J; i
作者: EDA365QA    时间: 2017-9-13 09:55
3.此电源加粗，最好先过电容在给到芯片使用4 P$ K2 P2 O( c- ]7 i6 G6 L* E
, ~3 T5 b# `; Q% t9 I7 V
作者: EDA365QA    时间: 2017-9-13 09:55
4.按类差分走线，点感处走线加粗8 ]+ m* S+ ^! j6 B- w

( n- G5 b6 o7 C+ F6 {5 n) E
作者: EDA365QA    时间: 2017-9-13 09:56
5.二极管没有指明极性
6 _: w5 g; r* ?, v7 P$ H# v+ G1 \" p ( S8 y0 U0 B" t3 o0 ^( b* ?
作者: EDA365QA    时间: 2017-9-13 09:56
6.表层时钟下方不要走线
; H& E' D" ^1 S( Y% y( @
+ n0 ]8 y- n3 j. Y/ }  k. Z4 C
作者: EDA365QA    时间: 2017-9-13 09:56
7.RF走线隔层参考处第三层没有铺铜
" B! |& C( L- O# G  W0 ?+ E) F
; F" d; |0 d* B/ W0 T" d7 @3 Q. s
作者: EDA365QA    时间: 2017-9-13 09:56
8.分割不合理，建议按照图示分割
$ Y, y! v% D# [5 F, M& q; t( p 3 |: t, p; O" f% _3 {
作者: EDA365QA    时间: 2017-9-13 09:57
9.时钟隔层参考平面部完整: p5 m' l$ r: K0 D: C4 B) k
5 ^$ I1 N' Z& Q1 X/ R% C' L% S
作者: EDA365QA    时间: 2017-9-13 09:57
10.走线跨分割，可以优化* A8 b* G- I$ A" u5 y  j
$ L' D, N9 M1 C  f1 ^
作者: 紫菁    时间: 2017-9-13 15:42
作者: zxk    时间: 2017-9-14 07:41
:)
作者: qilinwang66    时间: 2017-9-14 09:01
作者: 邹华逊    时间: 2017-9-14 09:11
学习了！！！
作者: Haiting32451    时间: 2017-9-14 15:26
+ t% h4 B: L8 Q: R" i
杠杠的  学习了
作者: guhanzuiying    时间: 2017-9-15 08:56
作者: wx_SHOh21dw    时间: 2017-9-30 23:05
感谢分享
作者: fengyu6117    时间: 2017-11-6 15:21




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2