Christhenghao 发表于 2017-10-25 11:15 谢谢支持,已验证,确实添加了top和bottom层的fil-in dielectric为FR4之后,再做电热综合仿真就不会报错了,再次感谢!* X9 `6 I% T: C |
Christhenghao 发表于 2017-10-25 11:15 谢谢!下次我试试,当时我记得是删除了几路VRM,只保留一路VRM就能完成仿真,我还以为是不支持多路VRM同时仿真呢。1 V- X: h9 W8 [" r1 {/ W( ^) b |
stack up设置时,需要设置top、bot的fill-in dielectric,如果不设置为空,就会出现上述问题 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-22 09:13 , Processed in 0.287863 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050