虚心请教各位一阶HDI板子叠层设置的问题

Jason022

初次画HDI的板子，准备使用6层1阶工艺，通常怎样设置叠层结构呢，
% _3 v- c% n5 d# Z# x! W" T如果采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，顶层的盲孔只能连接到L2，但是L2是GND层不能走线（如果走线的话阻抗没办法控制），岂不是要再增加L2-L5的埋孔连接到信号层，然后到走线的另一端还要再增加L2-L5的埋孔，然后再用L1-L2的盲孔连到顶层的焊盘，这样本来都在顶层的焊盘需要加4个过孔才能联通，请教各位通常怎么解决这种问题，谢谢！
3 h% A: q; H8 B, r! E, [# u

Jason022

rock_li29 发表于 2017-7-29 09:17
采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，打孔方式为，1-2，2-5，5-6，1-6，根据实际情况选择看打 ...

9 s4 R0 M) t& ?# _& f: j8 K谢谢,板子很漂亮。
+ d1 T& k2 T% g$ i& ^" F

LX0105

  同意11楼的

rock_li29

采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，打孔方式为，1-2，2-5，5-6，1-6，根据实际情况选择看打孔方式，尽量避免打盘中孔（可减少树脂塞孔制板工序），GDN层的走线尽量短。具体设计可参考下面图例：

IKE

0.65通常好像还是可以做通孔的吧

wwzn1107

成本考虑 0.65的BGA 一般通孔可以解决 DSP这块芯片厂家肯定设计好可以通孔实现的 除非器件密度很大无空间打孔才采用HDI。
3 W$ x1 a. N3 t4 |% j8 O

cjz351421568

来见识下

Jason022

xbin 发表于 2017-7-25 15:30
top-sig1-gnd-sig2-power-bot；top层主要铺铜，sig1扇出，如需要bot走线，就打穿孔。一般说，0.65 扇出贯穿 ...

2 J# C# @" w6 P( r8 z谢谢，我也准备采用top层铺铜，sig1扇出的方式，因为板子面积受限制，采用通孔的方式电源和退藕电容不好处理。

xbin

top-sig1-gnd-sig2-power-bot；top层主要铺铜，sig1扇出，如需要bot走线，就打穿孔。一般说，0.65 扇出贯穿孔问题应该不大吧，顶多加层数。

hz20120501

Jason022 发表于 2017-7-25 11:47
* F9 M+ k1 a5 b5 P0.65间距BGA，而且有差分线，打实孔走不出的，看来只能多加几个孔了，谢谢

可以做同层参考，或者top层铺铜，参考top层。

蓝色的天口

Jason022 发表于 2017-7-25 11:45
1 l' ~8 N9 D* K/ s/ Z. z# W谢谢！开始我也想用这种叠层结构，但是TOP与SIG1的距离远小于SIG1到参考层GND的距离，板厂说SIG1不能做阻 ...

隔层参考。
  p! l! r* M. w# A! j

Jason022

nnew 发表于 2017-7-25 10:07
直接打貫孔 (L1-L6)
: E+ S; u; \* V! {  y1+4+1 (一階盲埋) 只能這樣處理, 不是打4個,就是直接打貫孔.
自己看空間去運用

0.65间距BGA，而且有差分线，打实孔走不出的，看来只能多加几个孔了，谢谢
$ S2 q0 N1 C- B% {6 M7 k

Jason022

小秋2013 发表于 2017-7-25 09:06
. c, z$ t2 h+ N$ D) }$ qTOP-SIG1-GND-POWER-SIG2-BOTTOM

谢谢！开始我也想用这种叠层结构，但是TOP与SIG1的距离远小于SIG1到参考层GND的距离，板厂说SIG1不能做阻抗控制，我的SIG1上有差分线需要阻抗控制，应该怎么处理呢？

nnew

直接打貫孔 (L1-L6)
1+4+1 (一階盲埋) 只能這樣處理, 不是打4個,就是直接打貫孔.
- k6 @% `  i* p7 ~* `' C自己看空間去運用

小秋2013

TOP-SIG1-GND-POWER-SIG2-BOTTOM