网口与CPU不在同一块板上，link不起来

查看数: 512 | 评论数: 15 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2017-7-14 15:25

HI，各位大侠：" X% j5 O% U3 m( p; } 近期设计了一款电路，使用的方案是高通的QCA9531，我将CPU设计在一块板上， ...

回复

ruiquan765 发表于 2018-3-7 16:26

谢谢大家的关注，这个问题最终的发现是，POE没有加防浪涌器件，造成残压过高，损坏了CPU。

maxnnw 发表于 2017-7-27 11:42

关注此问题，期待楼主的测试结果。

kevin890505 发表于 2017-7-22 09:33

胆子大哦，MDI一般不建议这么处理的，毕竟是速率偏高的模拟信号。一般都是过了变压器才用线接的，阻抗没那么敏感。建议你吧这两个插座直接叠起来缩短阻抗失配长度试试看，比较下是不是这段线引起的。

xhy_hard 发表于 2017-7-20 19:10

你可以先试一下，将PH2.0的线，剪短，让线尽量短，同时，将TX+ TX-的线弄成双绞线；RX+ RX-的线弄成双绞线；测试看看，线尽量短

xhy_hard 发表于 2017-7-20 19:09

1、走线太长了，从另一块板到变压器后，再用PH2.0的线接到另一块板上，TXRX走的线，应该快有20cm了吧？
2、变压器到PHY芯片的地方有10cm的长度是没有阻抗的，信号会很差

zhuyt05 发表于 2017-7-20 11:41

你可以剪一段网线，把里面的差分线抽出来，做到PH2.0的插头里，然后试下，这可以排除是否是PH2.0线缆造成的

嗜血霓裳 发表于 2017-7-18 17:13

我觉得是因为变压器到PHY之间的布线问题。 1，阻抗不能保证， 2，差分信号变成了单端信号 3，不具备抗干扰能力。

fyangp 发表于 2017-7-18 09:17

有没有测试过能联通时的带宽？

huo_xing 发表于 2017-7-17 15:12

phy在哪？和cpu在一起吗？

yhg-cad 发表于 2017-7-17 09:48

PH2.0的线，应该有影响吧。老乡，前几年转硬件，水平应该提高很多了吧

wangyiqun823 发表于 2017-7-17 09:18

这样的做法，阻抗没法控制，估计你的差分信号不行

酱紫 发表于 2017-7-16 19:34

解决了吗？我也想问知道

cjz351421568 发表于 2017-7-15 00:27

菜鸟表示不懂哦

xynsy123 发表于 2017-7-14 16:12

建议使用示波器测量一下网络变压器，以及RJ45引脚处的信号波形，经过这种排线后，差分线信号的质量会下降。对比看一下百兆应该有的信号波形：

这是百度文库上可以查到的规范；

这是网口的实测波形，你看下你的波形是否有变差。

GMT+8, 2025-2-1 23:49 , Processed in 0.065079 second(s), 39 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册