EDA365电子工程师网

标题: TI电源 最小环路面积问题 [打印本页]

作者: rze123    时间: 2017-5-23 14:16
标题: TI电源 最小环路面积问题
如图,蓝色部分如果mirror+打孔 干扰会影响多大,和在top层直接连线对比,最小环路. m+ n( S# ?( [/ Q* v

微信图片_20170523141604.png (124.63 KB, 下载次数: 3)

微信图片_20170523141604.png

作者: djadfas    时间: 2017-5-23 14:50
节省面积 其实可以
作者: 980155498cai    时间: 2017-5-23 22:38
这个影响可以忽略不计,
作者: superlish    时间: 2017-5-24 09:11
手册有的是空间,而一般实际用的时候给你空间是很少的,都是各种打孔的,要不没法整
作者: 红尘2938    时间: 2017-5-24 16:59
手册由推荐的
作者: li262925    时间: 2017-6-5 17:37
空间大就同层  其实mirror的影响可以不计   
作者: li262925    时间: 2017-6-5 17:37
空间大就同层  其实mirror的影响可以不计   
作者: 紫菁    时间: 2017-6-6 09:40
貌似很多情况都是打孔来的
作者: 渐行渐远渐无书    时间: 2017-6-8 11:13
根据实际来吧,那个只是参考




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2