为什么高速差分线添加AC电容后仿的TDR阻抗呈现开路状态？

查看数: 255 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2017-5-5 17:45

各位大神：SIwave17.2环境中，提取下图的S参数后，Port是添加在FPGA上的，链路经过AC电容，最后到达连接器，但经过TDR仿真，阻抗呈现开路状态；若将Port添加在AC电容的出线端，则阻抗保持在100欧姆左右，这是什么原 ...

bingshuihuo 发表于 2018-5-23 10:18

这个问题应该怎么解决

小茶 发表于 2017-12-7 20:08

没看到啊！

denny_9 发表于 2017-6-19 16:13

看看是不是电容没有

jianguozoe 发表于 2017-6-14 08:54

你电容没有加上去把，看看S12

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-11-22 09:23 , Processed in 0.070133 second(s), 36 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复