EDA365电子工程师网

标题: ALLEGRO 挖铜疑问 [打印本页]
作者: mjchen    时间: 2017-4-24 15:56
标题: ALLEGRO 挖铜疑问
有没有一种方法，一次挖掉所有GND power  一块区域的铜，如图
( ]8 `8 C+ e3 t& T1 h9 w, I

1.png (35.83 KB, 下载次数: 0)

1.png
作者: a2251247    时间: 2017-4-24 16:01
不懂你想表达啥
作者: mjchen    时间: 2017-4-24 16:04
a2251247 发表于 2017-4-24 16:01
% m# h+ h: ?5 J! P* z. E不懂你想表达啥
) d- H) Y2 e) O* Y- M
就是高速信号， via 区域  所有的 gnd  power 层都要挖掉，想知道 快速的方法
: \2 _5 x  o. F* N! F9 ]. b
作者: dzkcool    时间: 2017-4-24 16:49
绘制一个Route keepout/all
作者: 爱不单行1887    时间: 2017-4-24 16:50
修改铜皮到其他的间距看看
作者: yangjinxing521    时间: 2017-4-24 17:01
当然有了，其它层保留吗？？
作者: 65770096    时间: 2017-4-24 17:17
做一个各层叠在一起的keepout其他拷贝，或者做一个routekeepout/all，但是和焊盘会有drc
作者: mjchen    时间: 2017-4-24 17:33
65770096 发表于 2017-4-24 17:17
8 P4 G& u* B' w: E' ?+ S做一个各层叠在一起的keepout其他拷贝，或者做一个routekeepout/all，但是和焊盘会有drc
0 P2 S6 \6 v' `# v
不能 用这种方法/ h1 g9 m! v7 H, G4 T( f
作者: mjchen    时间: 2017-4-24 17:36
yangjinxing521 发表于 2017-4-24 17:01
: E3 s3 e' K$ n+ ]当然有了，其它层保留吗？？
' y% v( g: K1 w! `& Z! B$ Z0 d
什么方法  
( r- g' [9 [/ v( }4 N
& _( J. U* @) q9 R3 t
作者: yangjinxing521    时间: 2017-4-24 17:41
mjchen 发表于 2017-4-24 17:36
9 L$ X1 ]4 w6 i- ]: R& c什么方法
/ C; j4 t' R# O' b) Y
Z-COPY过去啊。。。要
: e. d: U8 _% I( x
作者: amaryllis    时间: 2017-4-24 17:46
不是很清楚楼主想要的效果是什么，简单说说个人的想法
2 d. z# L' L  p; t1 ^1. shape void，如果是VIA区域的话一次性可以挖掉一层，gnd和power层普通也不会很多吧，挖个四五次也不算费事0 S$ i( N' k: J% a
2. setup--areas--shape keepout,在需要挖铜的地方设置shape keepout区域9 r/ _+ ~/ Q. R' R
3. 如果是需要像图片中这样一小块一小块的挖，可以考虑用2的方法+copy和z-copy
作者: mjchen    时间: 2017-4-24 17:52
amaryllis 发表于 2017-4-24 17:46
! x. u7 a4 Y7 ^, _  s不是很清楚楼主想要的效果是什么，简单说说个人的想法
  @% B: Z" G' b; G! T/ K  X1. shape void，如果是VIA区域的话一次性可以挖掉一 ...

) \7 M1 S1 r* V% o/ j4 TGND  加power  有10层，   现在不能用 第二种方法 ，应为 第二种方法在编辑铜箔的时候会出现不可预期的错误。
/ y- {* Y" x/ |8 w
作者: mjchen    时间: 2017-4-24 17:55
amaryllis 发表于 2017-4-24 17:46
' t* w) |" K' F: g不是很清楚楼主想要的效果是什么，简单说说个人的想法
9 s. a( J3 r4 b7 O1. shape void，如果是VIA区域的话一次性可以挖掉一 ...
2 p) e, `) F" D5 a/ ]
如图2 h: {2 }! u! B

2.png (23.62 KB, 下载次数: 0)

2.png
作者: amaryllis    时间: 2017-4-24 18:23
mjchen 发表于 2017-4-24 17:55
. A5 h3 c9 ^% s' [- M如图
/ I8 p$ f  x" G; M# a# C
楼主是高速信号线中间串了个小器件所有打孔上表层去了一下又打孔下来，但是器件本体投影区域要把gnd和power铜挖掉，是这样吗？
& p0 Y: w6 \  h9 N这样的话，用void是有点麻烦了，如果shape keepout因为bug不能用一时也想不出什么好办法8 t1 }; L2 ~8 J9 Q+ m

' w2 E3 }+ {- S
作者: superlish    时间: 2017-4-25 09:24
mjchen 发表于 2017-4-24 17:52
# @- \0 _  T( k  e" i, {1 GGND  加power  有10层，   现在不能用 第二种方法 ，应为 第二种方法在编辑铜箔的时候会出现不可预期的错 ...
' E. ~  c( q# P1 d& v5 S
1、不能用避开的，那可以用笨一点的方法了，先挖一个，然后COPY  VOID  到其他的孔，处理完一层，Z-COPY 到其他层去，其他层这部分掏开，合并Z-COPY过来的铜
2 V+ X) P7 r, y! y4 P. f2、负片的话可以画 ANTI ETCH ALL ,也是弄好一对孔后，copy到其他的孔去
) i/ O) A9 {5 i& X, a
作者: pcb_alan    时间: 2017-5-1 14:03
你只能手动添加route keepout在电源层，很快的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2