感谢分享

常规的阻抗应该是80~120ohm

这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

AD9_PCB 发表于 2017-5-3 14:51
* q9 \2 o% p/ F" T% K) Q. S% C版主，这个要做多少欧姆阻抗啊

$ `& i$ m, f1 j9 x9 y) B6 A4 H谢谢!

超級狗 发表于 2017-4-21 14:27
AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

版主，这个要做多少欧姆阻抗啊

超級狗 发表于 2017-4-21 10:29
1 |. W6 ~8 `" h3 G哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

應該是指 CMOS Parallel Output 和 Multi-Channel ...

是差分输出？LVDS不是差分线吗

5 a. B  W0 K" [3 H$ M% ~$ D

Mercury 发表于 2017-4-21 12:20
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

AD9268 LVDS Interleave Output
# l0 v4 V6 B' ^2 p它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！


: y) ], U" z* Z8 x

哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。
0 ^4 m  H5 V( R! C& m
+ Z1 q4 {* q- R3 Q/ I以 8 bit ADC 數字為例︰
! t) b6 g) {7 U

• 使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
• 使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
  ) _, ^4 P  s3 v7 B

以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。
+ o& b) ]3 d5 N+ y