本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › FPGA建立时间和保持时间理解——从门电路结构出发

FPGA建立时间和保持时间理解——从门电路结构出发

查看数: 185 | 评论数: 2 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
电子渣
发布时间: 2017-1-12 09:17

正文摘要:

本帖最后由 电子渣 于 2017-1-12 09:22 编辑 & m8 C( N/ j3 t7 _9 W- D( x7 m" F7 j$ I+ v4 \; P" c 1、建立时间和保持时间的定义、原因5 t* {* C8 O8 T, e7 L% T# {: u' V+ T 建立时间（Setup time）：在有效 ...

回复

wudi20060501 发表于 2017-2-4 11:39
感谢楼主分享！
* F$ j5 U9 M. h, A. _- M
电子渣 发表于 2017-1-12 09:19
最后的几张图片对应的顺序为：1-4-3-2，文中的条件是图5
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-8 19:06 , Processed in 0.058866 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表