EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › 高速差分走线过孔中间穿线影响大吗

高速差分走线过孔中间穿线影响大吗

查看数: 932 | 评论数: 17 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

964008794

发布时间: 2016-7-11 14:47

正文摘要:

如下图，该信号速率为10.3125G，走线过孔之间传线，这种差对信号的传输很不利吗？" {& G q/ S& b0 q, K1 H

Coziness_yang 发表于 2016-8-28 11:09

影响肯定是有的，尽量去避免。如果无法避免，这时候你需要综合考虑了，例如你的差分线走线很短或者抖动很小，也就是你的margin很大的话，你可以这样走，但是你的margin很小，这时候你肯定要好好考虑一下了，那么你可能需要加层或者其他方式来消除这种影响。所以在考虑SI问题时，更多的是去折中考虑，在影响和成本之间进行折中，来达到一种平衡。没有那种做法是一定的，也没有说那种影响是必须消除的。

kobeismygod 发表于 2016-7-11 18:59

距离拉开了就问题不大，但是你这是差分线，最好不要这么干。另外，你最好在高速差分线两个过孔旁边打两个伴随地孔，作为参考，也能降低对中间线路的干扰。

cwfang2013 发表于 2016-8-4 15:13

如果是相邻层的话，肯定会有影响，如果中间隔着电源地层，以及别的走线层，影响很小。正如楼上所说的，很多FPGA芯片的扇出就是从过孔中间穿过的

剑铮奇迹 发表于 2017-11-28 20:00

咋感觉这个连接器是应该竖着出线，而不是横着

billgong168 发表于 2016-9-22 11:34

影响太大了。。。。

joe7078 发表于 2016-8-24 00:04

去仿真看看具體影響唄

PcbKoala 发表于 2016-8-5 21:22

差分线过孔中间为什么够间距走根线呢

mindhen 发表于 2016-8-4 11:41

有影响，应该问题不大，FPGA的高速差分管脚很多都是Fanout后连出来的

LX0105 发表于 2016-8-2 11:19

j11238 发表于 2016-7-20 06:24

学习了

CLT988 发表于 2016-7-18 22:52

影响很大

OTTERV5230 发表于 2016-7-15 15:21

影响很大

cousins 发表于 2016-7-13 08:09

964008794 发表于 2016-7-12 16:56* S' w: i) O n
也就是要尽量避免，实在走不开的也只能这样了？

是的

964008794 发表于 2016-7-12 16:56

cousins 发表于 2016-7-12 11:17( L; ]: @; T' s( p8 O1 `/ B
虽然有影响但没有那么夸张。。。可以放心使用

也就是要尽量避免，实在走不开的也只能这样了？

点评

cousins

是的详情回复发表于 2016-7-13 08:09

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

		自动登录	找回密码
密码			注册

高速差分走线过孔中间穿线影响大吗

正文摘要:

回复

点评

推荐内容 /1