EDA365电子工程师网

标题: 156.25M时钟信号回沟问题 [打印本页]
作者: 荒村战士    时间: 2016-5-9 19:33
标题: 156.25M时钟信号回沟问题

0 p4 N6 \( I# V' [4 [1 _: x' D上图时时钟测试图和数据，下图是PCB走线图，请大神分析一下这么短的走线为啥会有回沟呢？是因为时钟晶振放在背面的缘故吗？有两个过孔的缘故。
9 p. h$ c: R9 a0 a! K8 @# K) Q" u7 A* W& I2 B: H6 q
  S  `" \: ~7 ?

) s. V5 }$ l; l9 k+ d5 ^1 n; Y' d6 A0 x- p4 f5 ?' E
# n2 l( i8 \4 v- c9 }
作者: cousins    时间: 2016-5-10 08:18
这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有提及电容的摆放和走线的关键点吗？% f& x$ `0 n% N
作者: 荒村战士    时间: 2016-5-10 09:53
cousins 发表于 2016-5-10 08:18
; b& ^0 f) H4 i! V这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有 ...
1 H' R- [0 n6 Z5 h9 ~+ V1 e
刚接手别人的案子，请大神指点下！
作者: 荒村战士    时间: 2016-5-10 09:57
cousins 发表于 2016-5-10 08:18
8 l) ~4 t7 S( M这种回沟是因为你走线交叉而且电容离晶振太远的原因，为什么会这么设计？难道Controller的design guide没有 ...

$ K$ b  J' \5 f5 q- L' L- `  h8 O$ G7 a+ U+ t$ i
1.晶振放在背面是怕芯片发热影响晶振的参数。$ y/ p, T+ D- y
2.为啥电容这么摆放，我也不太清楚，是布局时没有注意的缘故吧，
; o4 r0 b# f' ?, o, `  ]% D3 K( B  y( r
作者: minibmw888    时间: 2016-5-11 11:45
应该是因为反射导致的有回沟
作者: 雷霆之剑    时间: 2016-5-17 09:21
DDD
作者: 刘兵0916    时间: 2016-5-17 11:28
1.测试点形成小的天线、, C0 G  j: Q6 ~5 z9 t9 C
2.电容打孔太远
作者: kz_llq    时间: 2016-5-18 15:55
电容的排放估计是为了PCB的美观，做到横成排竖成列，很多layout  house的PCB工程师都这样，为了看起来的美观，常规的信号线是无所谓的，但是对于156M这样的时钟来说一点的stub都是致命的。同事晶振的布局就是个错误，应该和IC共面。由于过孔的换层导致了回钩的出现
作者: 705621057    时间: 2016-5-19 15:06
一般来说，受端的起振电路应该是越靠近受端越好，尽量让起振回路最短且粗，并包地处理，减少其他电路对起振电路的干扰；你这个套电路的布局离受端太远了，起振回路又换层了，你这信号能好的起来才怪
作者: hugowong    时间: 2016-5-19 23:16
[tr][/tr]: b, n% q7 L6 ^0 _
[tr][/tr]
学习学习
6 k! d8 Q: L) O4 q
" P( R% R5 u/ H% T

) q: B1 G' W3 q  K1 l7 t$ g; v. g; J
  e  s. U5 P, M7 }, M% ~5 k* t1 o7 q' e' M+ d9 o
: I+ L6 S6 C/ `. v* ~3 |
+ Y& |/ r8 z9 |; p" ^4 |3 U
作者: hootasp    时间: 2016-5-22 14:52
学习学习
作者: tanghao113    时间: 2016-5-23 09:57
不一定是走线长短的原因，还有可能是芯片管脚的输入电容太大反射导致的，估计在die上测的波形会好很多，但这需要仿真结合实测对比验证。
作者: 美丽人生1130    时间: 2016-5-24 10:13
涨见识了，不错
作者: suiyufeng726    时间: 2016-5-25 13:23
容性负载导致
作者: djadfas    时间: 2016-11-22 16:07
呵呵
作者: QQ_CSTB0D    时间: 2016-11-22 17:53
这信号回勾应该主要是反射引起的  I- v1 R" r$ i1 r9 ^* D
1.电容离晶振太远，从晶振到芯片之间的传输路径容性负载不连续，导致末端芯片和电容之间发生多次反射，产生台阶和回勾。
1 Y$ m  N# Q1 X2.过孔换层导致传输路径阻抗突变。
; |' Z$ e/ Z  W- _3.另外，那两个电阻用了多少Ω的？
作者: duqiang290    时间: 2016-11-23 21:49

4 q$ V/ d* M$ J: s" I/ b% G涨见识了，不错
作者: 空空换    时间: 2016-11-25 20:01
这个我觉得应该是测试位置不合理导致的。走线本来就不长，测试点选择在了中间，导致会有回沟。如果接收芯片管脚到DIE的走线不长的话在芯片下面测试应该会没有回沟。
作者: alienware    时间: 2017-4-26 16:30
多拓扑结构很容易产生
作者: zjg473    时间: 2017-5-6 13:13
1.楼主这是差分线吧，156M的时钟算是高速信号，除了上面说的几种情况，还需要注意的是过孔换层，意味着你的参考层也换了，所以这时候应该在过孔的地方增加接地孔，从而使参考层连贯。
/ u$ [% B1 s0 F) I" I2.另外这种差分线过孔之后还交叉走线，这种走法不好吧
# W+ i$ H! Y! T% e; |3、以上都是可能的原因分析，最终都需要靠仿真来确认，以验证你的分析是否正确
作者: 7878678    时间: 2017-5-15 21:12
回溝在參考點時容易造成信號誤判



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2