VREF control
0 w% a* K* G1 J! PSetup and hold time margin could be reduced if VREF has noise. VREF integrity should be provided by the user to optimize noise margin in the system. The VREF level is expected to track variations in VDDQ , and the peak-to-peak noise should be met with specification:

• 1KΩ±1%/1KΩ±1%/ from VDDQ power panel
• Place a 0.1uF capacitor between VREF and VDDQ
• Place a 0.1uF capacitor between VREF and VSSQ
• VREF should have a minimum trace to reduce inductance
• VREF should keep a distance from other signals to reduce the potential of a decoupling effect
  

還真的有 DRAM Design Guide 這樣教！

. J/ e! d, b" u7 r/ K

1 L$ }, O8 [& S9 {7 |6 U

美帝雖然邪惡，但人家畢竟是科學治國。咱們這群義和團，真的能振興中華嗎？



% W% {. @& c9 j! H; E! Z  RFigure 5 shows the schematic diagram of a VREF network suitable for PC desktop applications. We recommend using a decoupling capacitor at each DIMM socket location and a decoupling capacitor pair near the resistor divider. The capacitance network at the resistor divider will lower the equivalent AC output impedance of the divider. This decoupling will provide better termination of noise voltages induced onto the VREF line.
, ]- P0 {6 s3 Q7 S" d9 L/ o
: f5 X. V" j) J# ~
: n  `0 @$ X4 A) m6 ?. i6 {5 F, z$ A

谢谢分享！！

mark下，版主给的电容是0.1uf。。楼主贴的第一张图是10nf。。容值不一样额

学习一下。。。

增长见识

学习

学习了
+ B* F" I) E$ }

曾经也有相同的疑问，个人感觉是为了保证Vref的电压在更宽的频段内为Vddq电压的一半。

牛！学习了

可以叫做前馈电容。

多谢各位！！！！

Lora 发表于 2016-2-2 15:17
请教哈縫合作用是神马意思

. R2 o: Y2 W/ E; W' ?參考文件

1341858424 发表于 2016-2-2 15:02
请问Layout中 缝合作用 主要是指什么呢？

( o) d" ?# g+ {2 q5 `0 y缝合电容（stitch cap），在电源层被分割，而又作为参考平面时，就需要这样的电容，给高速信号提供尽可能短的回流路径。一般4对高速差分信号可以共用一个这样的电容，且电容放置在高速信号跨分割区域200mil以内。
http://baike.baidu.com/view/4682119.htm