EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › ALtera MAX II CPLD 擦写次数问题

ALtera MAX II CPLD 擦写次数问题

查看数: 563 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

zzzljb

发布时间: 2016-1-17 20:57

正文摘要:

请教一下，下面列出的100 Cycles Erase and reprogram，是不是指MAX II CPLD最多只能擦写100次？是的话，100次未免有点少了吧，谢谢 , q F) v% ]9 u; E+ S% \; o 9 g$ {: ]* j& c6 l# D2 @# y ( \6 ...

回复

超級狗 发表于 2016-1-17 23:06

曾經碰到損壞的現象是，燒錄完在驗證（Verify）時會失敗，應該是芯片中某些單元（Cell）已經磨損了，就和閃存（Flash Memory）的狀況類似。

超級狗 发表于 2016-1-17 22:51

zzzljb 发表于 2016-1-17 22:16; ^$ j$ k/ U; ]
谢谢，版主总是这么勤勤恳恳！
- Z a w4 c6 V以前用FPGA时没在意过烧写次数的问题，现在觉得CPLD只能擦写100次有点少 ...

是的！我以前用 Altera CPLD 也沒太注意，燒到壞掉的好像也不多見。

不過 CPLD 的價格還不算太貴，燒壞就當消耗品吧！

zzzljb 发表于 2016-1-17 22:16

超級狗发表于 2016-1-17 21:59
3 Q- [; t9 B( `/ Z6 _Lattice MACH 4 也一樣！

谢谢，版主总是这么勤勤恳恳！
以前用FPGA时没在意过烧写次数的问题，现在觉得CPLD只能擦写100次有点少。请问CPLD擦写超过Spec规定的次数（比如100次）之后再烧写会出现什么现象？是烧写失败，还是能烧写但不再可靠？这个最大烧写次数应该不是Altera厂商可随意控制的吧，应该是芯片硬件制造本身决定的吧？因此100次是不是安全起见而规定的保守次数？我在网上看到有人说在实际应用中CPLD擦写次数远不止100次，不知版主有没有过亲身实践证明？