找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

如图所示滤波电容。

查看数: 277 | 评论数: 6 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2015-11-9 09:29

正文摘要:

一般芯片推荐滤波电容都是1UF1NF级别的并在芯片电源端口,如我画的这个图,四层板,电源端口在芯片边缘,芯片在顶层,滤波电容在地层,最后芯片中间肯定我要画一大块地的,请问像我这样可以么?还有这种情况最好的处 ...

回复

infox 发表于 2015-11-10 18:43
不用
杨悦兮 发表于 2015-11-10 07:29
fallen 发表于 2015-11-9 16:06  Q2 X; a, _! E
1 从芯片出来的电源线与封装的焊盘同宽,尽量短的打孔到第三层。然后从孔走20mil以上的线宽(BOTTOM层)尽 ...
9 y- V" _( b/ P# k/ w  V) ^* {/ m
谢谢
fallen 发表于 2015-11-9 16:06
1 从芯片出来的电源线与封装的焊盘同宽,尽量短的打孔到第三层。然后从孔走20mil以上的线宽(BOTTOM层)尽量短到滤波电容。( D5 T) G) U8 L! w! A' R; c) z+ k
2 晶体下面的不需要隔离。
* X) d% @) }( W0 E) S) G3 你的泪滴太丑了。把那个CURVED点上。

点评

谢谢  详情 回复 发表于 2015-11-10 07:29
flywinder 发表于 2015-11-9 14:36
杨悦兮 发表于 2015-11-9 09:315 u! z: x( j. P0 s; q# M2 J
还有个问题四层板,3层为POWER ,晶振下面的POWER那里不需要隔离出来吧,就是一整个电源层。

1 k# e* M4 a' m9 U2 l不用
, Q! P. L, X0 S; O5 @1 T
zhangtao2 发表于 2015-11-9 10:25
不需要
! |8 V: H. [1 T7 Q, t) G
杨悦兮 发表于 2015-11-9 09:31
还有个问题四层板,3层为POWER ,晶振下面的POWER那里不需要隔离出来吧,就是一整个电源层。

点评

不用  详情 回复 发表于 2015-11-9 14:36
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-28 03:09 , Processed in 0.069278 second(s), 41 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表