晶圆级封装（WLP）优势

查看数: 518 | 评论数: 3 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2015-10-19 09:11

本帖最后由 amao 于 2015-10-19 09:36 编辑 + l7 u: G+ n. u f' { | 8 U2 |+ g/ X" L T& h 转自：半导体行业观察4 h; I1 k! @; T5 w7 s1 Y* ~& y) ]2 q 5 A! y2 F; b2 @晶圆 ...

denny_9 发表于 2017-6-13 15:08

封装主要是把芯片功能转移，保护起来，方便使用。

风影楼 发表于 2015-12-12 13:17

我公司做这个的

qingdalj 发表于 2015-10-19 16:47

有个问题，一般的芯片相对于封装都偏小，所以我才需要通过封装将芯片pin引出，以方便贴装；也就是说芯片都是密集型的，可以用很小的面积支持大批量的pin；如果芯片和封装一样大，那会不会浪费晶圆，从而导致成本上升？

芯片设计中有PAD LIMITD及DIE LIMITED之分，当然不同封装成本差别很大。使用哪种类种的封装已考虑到成本问题了发表于 2015-10-20 08:42

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2025-5-13 03:53 , Processed in 0.059380 second(s), 37 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复