EDA365电子工程师网

标题: 求教如图是如何做的? [打印本页]

作者: zcl2012    时间: 2015-9-8 17:12
标题: 求教如图是如何做的?
空白部分这样处理有什么用?
3 y% A2 J: M; x* {

QQ图片20150908171147.png (10.96 KB, 下载次数: 0)

QQ图片20150908171147.png

作者: kinglangji    时间: 2015-9-8 17:14
有事传说中的平衡电镀?
作者: fh3953    时间: 2015-9-8 17:55
这些圈是啥?
作者: redeveryday    时间: 2015-9-9 10:32
我也想问一下那些圈圈都是焊盘吗?求高手指点一下?
作者: dzkcool    时间: 2015-9-9 10:47
这是无网络连接的平衡铜,用Manufacture->Thieving功能生成。
作者: q270350800    时间: 2015-9-10 12:58
反正多钻这么几个孔也不多收钱  作用还不只平衡吧
作者: redeveryday    时间: 2015-9-10 17:08
dzkcool 发表于 2015-9-9 10:47
9 f" K" ~9 r- c8 d7 S2 D# j这是无网络连接的平衡铜,用Manufacture->Thieving功能生成。

! `! R' W/ r; \. V这个我做过啊。但是也没必要两个叠在一起?感觉不太像。# {1 m& L! ]$ `" y6 f: @

作者: zcl2012    时间: 2015-9-11 08:45
dzkcool 发表于 2015-9-9 10:47
" C/ X! c& O1 m3 \# O这是无网络连接的平衡铜,用Manufacture->Thieving功能生成。
% F& ~# B- {% |1 u  L
平衡铜是不是只要表层做,内层需要么?
4 u& j5 S' x/ M! f3 U; R$ `
作者: zcl2012    时间: 2015-9-11 08:46
redeveryday 发表于 2015-9-10 17:08
) k) R* ]  G' u" E% p- Y$ J3 C这个我做过啊。但是也没必要两个叠在一起?感觉不太像。

4 {! r9 q; s! c* @2 @是top和bot层都显示了,请教下对于有较大空隙的层一定要做平衡铜么
  \, |& v8 b+ u( P5 n5 e
作者: redeveryday    时间: 2015-9-11 09:11
zcl2012 发表于 2015-9-11 08:46
& W7 e$ Y* Q! q. ~( O是top和bot层都显示了,请教下对于有较大空隙的层一定要做平衡铜么

' u! s/ ~* }. v; r一般都会这么处理,一般都是铺无属性铜皮,但也不是绝对的,我之前有遇到客户是不喜欢这么干(估计是怕对信号有影响吧),至于为什么要铺无属性铜呢,好像论坛里面之前也有讨论过,记不起来是在那个里面,我印象当中主要是为了防止板子翘曲,不容易变形。另外,请注意了,如果是铺有属性的(如GND)就相当于dangling line(天线)了,最好仅限于低频,在高频的话据说会引起板子共振,这个就属于信号完整性范畴了,有说的不对的地方请大家多多指正,希望能帮到你。
作者: dzkcool    时间: 2015-9-11 18:13
zcl2012 发表于 2015-9-11 08:45
! [5 @  ]* L) k; _3 r+ }平衡铜是不是只要表层做,内层需要么?
2 e) y3 w4 x( d; G7 _
通常要做的话,所有层都做上。! Y1 D8 W7 t! Z

作者: zcl2012    时间: 2015-9-14 16:46
redeveryday 发表于 2015-9-11 09:11
0 i$ s8 d" I5 Q9 Z: |5 v一般都会这么处理,一般都是铺无属性铜皮,但也不是绝对的,我之前有遇到客户是不喜欢这么干(估计是怕对 ...

2 {/ x4 y4 Z  d$ G- h5 C谢谢指教2 r3 z7 V* v5 k: u" p: `% N

作者: zcl2012    时间: 2015-9-14 16:48
dzkcool 发表于 2015-9-11 18:139 T8 W6 P* T+ D3 z
通常要做的话,所有层都做上。

  q" [% m! I: C4 B我看到过有的板子并不是每层都做了,是不是只要空隙大的层才做,空隙小的层无所谓?




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2