本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › 帮忙指导下ddr2时钟线上的短接电阻阻放在什么位置最合适

帮忙指导下ddr2时钟线上的短接电阻阻放在什么位置最合适

查看数: 335 | 评论数: 5 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
eda1057933793
发布时间: 2015-7-24 17:47

正文摘要:

本帖最后由 eda1057933793 于 2015-7-24 17:53 编辑 + b/ t% W6 G: R- x; k3 J: Q, H2 H* E ( z6 f* b6 m! j" X 如图为一带二的颗粒，是ddr2，目前拓扑为t点形式，时钟上的端接电阻放在哪个位置最好？是第一级的t ...

回复

hhawwl 发表于 2015-8-12 17:11
版主正解！
cousins 发表于 2015-7-28 18:30
一般电路图上都会把这个电阻放在DDR颗粒的那一页，你应该想到这不仅仅是个习惯而已
菩提老树 发表于 2015-7-28 17:53
eda1057933793 发表于 2015-7-28 13:49  E/ s1 ^( E$ }- ?$ m. w+ k) R
不是上拉哦，是接在时钟n p上的电阻。
6 ]% x3 D8 O: N7 E; k7 D- J
靠在接收端就好啦
- f+ N0 w  n- I: L! ^- f  R
eda1057933793 发表于 2015-7-28 13:49
菩提老树 发表于 2015-7-25 14:43$ H' r$ g* q  p% b7 N6 p# M; m3 F) ^
如果是上拉，就放在第一级

1 o1 [& q: o4 }! w5 V不是上拉哦，是接在时钟n p上的电阻。

点评

菩提老树
靠在接收端就好啦  详情 回复 发表于 2015-7-28 17:53
菩提老树 发表于 2015-7-25 14:43
如果是上拉，就放在第一级

点评

支持！: 5.0
eda1057933793
不是上拉哦，是接在时钟n p上的电阻。  详情 回复 发表于 2015-7-28 13:49
cousins
支持！: 5
  发表于 2015-7-27 13:33
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-18 22:04 , Processed in 0.062657 second(s), 41 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表