低频为高阻抗

ares0260

如果一个模型在低频时体现的是高阻抗。
请问各位大神有可能是什么原因?！
6 ^; v; C- B8 j3 _, I, j$ G6 v是不是可以理解为电阻较大。或者容抗较大。
如图所示
" n: O( y& I/ A6 V/ H9 r0 z

菩提老树

请问这是一个什么样的模型，电源or芯片？

ares0260

菩提老树 发表于 2015-7-22 23:23
! h5 n' Q& P6 }, h* B/ c请问这是一个什么样的模型，电源or芯片？

$ F/ u- ?" w3 G  i9 n# |; p" g5 Q7 }这是一个测试芯片用的连接器叫socket。
/ C2 V( S- v. U/ Y. G! g. F做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高阻抗的问题。

shark4685

端接个0.001欧的电源内阻，再把图贴上来。

ares0260

shark4685 发表于 2015-7-23 11:46
' h0 a3 g$ y& e. x: d端接个0.001欧的电源内阻，再把图贴上来。

2 f3 V  ]8 q  r5 b2 x$ K' k8 R/ x是的，直接把电源端直接短接到地上，阻抗也很大。
* |8 x4 m/ G4 z+ L就是不明白，为什么要接地，虽然我知道是模拟的电源内阻。
但是Z11不是另一端开路的情况下计算出来的吗？
个人的理解是，这个时候就把这个短接的电阻归属到二端口网络的内部。是吗？
那在SIWAVE中阻抗Z11也是只能体现为板子自己的阻抗。不能完全反应PDN（包含电源）
8 u! v" T/ @5 N# z$ `网络的阻抗!可以这么理解吗？
望明示？

$ I! w; Z( v" O

菩提老树

ares0260 发表于 2015-7-23 08:46
, f0 r6 n' r! ^% T5 r这是一个测试芯片用的连接器叫socket。
) k( O3 w8 J$ W: e, s做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高 ...

如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较高的阻抗，如shark说的一样，端接一个小电阻上去，这样就可以看到比较低的阻抗，当然，我建议不要去看低阻抗啦，因为你端接一个电阻也是为了曲线好看罢了。

ares0260

菩提老树 发表于 2015-7-23 12:27
* a! h4 M: u% ~2 o7 h' t$ w如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较 ...

  D* w: e( ]5 @& M3 F* \+ T也是，如果仅仅PCB 的电源的输入阻抗Z11都小于实际的目标阻抗，
" L' }  ?9 |( [  t: m, T那就更好了！那加上输入阻抗就更ok了。
$ z5 \7 ]+ P+ }$ Y7 R1 k; e

cousins

负载输入阻抗一般都是几十K以上的，对你的Z11影响可以忽略不计了，别太钻牛角尖了。