EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › 【求助】DDR AC 时序参数疑问

【求助】DDR AC 时序参数疑问

查看数: 705 | 评论数: 5 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

l888888h

发布时间: 2015-7-9 20:17

正文摘要:

AC TIMING PARAMETERS 的规定中关于 tDS ， tDH 有： 7 K o% u% u* k1 ]* i. L ! a A# @1 ?5 _# {7 d% XDQ and DM input setup time (Vref based) ...: t. M n9 e9 H" ]0 M ' Q ...

cedzbj 发表于 2015-7-14 09:44

你理解的很对，就是以Vref算建立和保持时间，你看的规范里以Vref和以AC电平的建立和保持时间是等效的，你可以去推算一下

cousins 发表于 2015-7-14 08:59

base+derating才是完整的时序要求。
derating table在任意ddr规格书中都会有，依照strobe和data的slew rate确定。

qingdalj 发表于 2015-7-14 08:56

时序上用于计算建立时间和保持时间的，这里给出的参数只是其中一部分，根据slew rate的改变，这些参数也会做相应的调整的；建议仔细研究下规范，慢慢理解就好

cousins 发表于 2015-7-10 16:51

ACxxx Threshold -> Vih(ac)=VREF(dc)+xxxmV, ViL(ac)=VREF(dc)-xxxmV
DCxxx Threshold -> Vih(dc)=VREF(dc)+xxxmV, ViL(dc)=VREF(dc)-xxxmV

setup抓AC threshold hold抓DC threshold

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 21:30 , Processed in 0.059029 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

【求助】DDR AC 时序参数疑问

正文摘要:

回复

推荐内容 /1