找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

sigrity DDR仿真的 rise time

查看数: 1101 | 评论数: 17 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2015-6-12 11:02

正文摘要:

DDR 仿真中 analysis options 中 rise time 需要自己设吗?设了这个好像没有用

回复

菩提老树 发表于 2015-6-14 10:55
嗜血大能猫 发表于 2015-6-14 10:08' V: A  X5 ~; b) o3 p2 p
回版主,损耗小是整体损耗小,所以觉得是自己没设置好。在提取S参数之前只设置了叠层,电源和port(负极选 ...

+ Y' s' O3 Z8 H% X楼主,你这样讲,设置应该是没有问题的。因为你没有说长度是否一样,我可以问我是不死你的长度不一样呢?按理说同一块板子,如果长度一样,其损耗不应该有via的会比没有via的整体偏小。是不是会有很多谐振点呢?能否把spd文件发出来看看。值得怀疑这个结果。

点评

版主大大,https://www.eda365.com/thread-109884-1-1.html这个问题也帮忙回个呗。  详情 回复 发表于 2015-6-14 15:51
好的。请版主帮忙看下DQ7的损耗明显比dq12和DQ14小。按理说DQ7应该跟DQ4的损耗差不多的。他们都是2个过孔,等长也相差不大。  详情 回复 发表于 2015-6-14 15:50
菩提老树 发表于 2015-6-14 10:51
ann_wz 发表于 2015-6-13 11:16
  ^+ L9 k7 x2 P  y0 a7 k, b4 E& O敢问菩提老祖,过孔在powersi里面怎么设置模型,我如果提取pcb的s参数,是否需要设置,怎么样设置呢,,4 d# [- V  z! X, K0 @
...

3 |4 }7 q, p; X2 V0 O' B9 D4 nvia主要是由PCB转化的时候得到的参数,在PowerSI中主要是设置您的plating。具体设置在上面的帖子中已经有,可以参考。
kewen_huang 发表于 2016-2-19 10:23
学习中,努力中......
Able 发表于 2015-7-15 14:29
嗜血大能猫 发表于 2015-6-14 15:505 ?$ j  }' G/ K# J1 I$ X
好的。请版主帮忙看下DQ7的损耗明显比dq12和DQ14小。按理说DQ7应该跟DQ4的损耗差不多的。他们都是2个过孔 ...
3 w1 n7 d9 i! G$ E7 \* R  f5 K! b
d4,d7 d12 d14: x6 m  d5 L4 ^- \2 u) ^

QQ图片20150715143314.png (33.49 KB, 下载次数: 0)

QQ图片20150715143314.png
ann_wz 发表于 2015-6-15 20:24
不错,,菩提老祖,牛逼啊
嗜血大能猫 发表于 2015-6-15 16:05
顶起来
嗜血大能猫 发表于 2015-6-14 15:51
菩提老树 发表于 2015-6-14 10:55- V4 X2 y4 v" U: d0 v
楼主,你这样讲,设置应该是没有问题的。因为你没有说长度是否一样,我可以问我是不死你的长度不一样呢? ...

$ T' F7 l, `& F" u: L版主大大,https://www.eda365.com/thread-109884-1-1.html这个问题也帮忙回个呗。
# |( M4 |0 j( j6 V3 `. V" o
菩提老树 发表于 2015-6-14 10:52
嗜血大能猫 发表于 2015-6-14 10:22' u  z4 K; l, F$ {$ G1 C
仿真波形的rise time 多少是由IBIS模型决定的吧?仿出的波形上升沿比较抖,请问软件中可以调节吗?

/ v& x' Z: K% B5 X不仅由IBIS决定,还取决于你的仿真速率和trace长短,via数量等等。
嗜血大能猫 发表于 2015-6-14 10:22
仿真波形的rise time 多少是由IBIS模型决定的吧?仿出的波形上升沿比较抖,请问软件中可以调节吗?

点评

不仅由IBIS决定,还取决于你的仿真速率和trace长短,via数量等等。  详情 回复 发表于 2015-6-14 10:52
ann_wz 发表于 2015-6-13 11:17
菩提老树 发表于 2015-6-12 15:38, K7 h4 X, `& Z- ~
这个需要自己设置,自己算出DDR的Rise time

3 u5 J% I, @% d# ?" a7 zddr的rise time 也是 10-90时钟周期 T 吗,,还是会更小一点,应该怎么样算呢,,,菩提老祖,,
9 }( e. Z# B- b2 h3 g
ann_wz 发表于 2015-6-13 11:16
菩提老树 发表于 2015-6-12 21:47
7 H, F$ ^) \' G0 Bvia model 也是要设置的。至于损耗小,是整段小,还是800MHz的频点小呢?

0 g, g: \- y* O; }4 X" |敢问菩提老祖,过孔在powersi里面怎么设置模型,我如果提取pcb的s参数,是否需要设置,怎么样设置呢,,3 f% `4 {4 ?) n5 a4 g/ Y* Y

点评

via主要是由PCB转化的时候得到的参数,在PowerSI中主要是设置您的plating。具体设置在上面的帖子中已经有,可以参考。  详情 回复 发表于 2015-6-14 10:51
菩提老树 发表于 2015-6-12 21:47
嗜血大能猫 发表于 2015-6-12 16:26
- x0 j( K. C4 C9 B8 j# o' o好的。谢谢版主。我把rise time 设成300ps后再仿真为什么波形rise time没有改变?还有我同样抽取了2根数据 ...
* V; S4 P) ~& N
via model 也是要设置的。至于损耗小,是整段小,还是800MHz的频点小呢?

点评

敢问菩提老祖,过孔在powersi里面怎么设置模型,我如果提取pcb的s参数,是否需要设置,怎么样设置呢,,  详情 回复 发表于 2015-6-13 11:16
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-5 15:36 , Processed in 0.074333 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表