另外，部分元件摆件都是贴着板边的，还有走线也是，这样是有风险的，元件太靠近板边裁板的时候会有裁到元件的风险（沉板的、一些连接器除外，比如usb，dc jack，RJ45等），走线也是，裁板的时候如果没裁好有毛刺你这线就与下层的地连上了，就短路了，一般元件与板边的距离最好大于0.5mm，走线也是，让板边都有一圈地铺过去，打上一排地孔，这样可以保证生产、便于SMT，还可以抗干扰、ESD一些问题。那些辐射比较大的信号不会辐射出去，等。。。

xyz133355555 发表于 2015-7-6 09:11
/ |' {# x7 F  f+ P8 {谢谢，我对于这方面的内容了解很少。请问哪些地方的地很烂，可以截图圈出来？或者大概如何改善，从哪里入 ...

! v( A, V, k7 ?3 R& m% [他的意思应该是板子看上去很整齐，走的不错，但是因为比较密导致地不完整，表层全是一些零碎的地，这个一部分可能原件就是很多，所以避免不了，在避免不了的情况下其实你摆件的时候就应该注意一点，比如原件怎么摆能让地在外面能让地能尽可能的多铺一些让地完整一点。

yangbing2020 发表于 2015-6-14 02:29
布局可以再优化一下，感觉有点乱，端口尽量全部靠边（J2？），不要把丝印放在元件挡住的地方，貌似有些丝印 ...

  r) ^5 a# e; W2 x2 h谢谢。那些连接器是结构定的，确实有些杂乱，这个暂时不管它。之前一直使用KEEPOUT层作为板框，然后检测的时候确实有大量报警，但因为知道缘由所以一般都忽略。那现在为了规范文件，选机械层几作为板框呢？
6 H8 E- ]. L& Z# a: @

有没有layout工程师想换工作，小弟这边有份不错的工作，想要的可以回复我

hui_hui0228 发表于 2015-7-20 16:55
他的意思应该是板子看上去很整齐，走的不错，但是因为比较密导致地不完整，表层全是一些零碎的地，这个一 ...

好的，非常感谢  

tiankan01 发表于 2015-7-3 16:02
看上去很舒服，其实地很烂，完整性太差了

. W$ V( @" C' F谢谢，我对于这方面的内容了解很少。请问哪些地方的地很烂，可以截图圈出来？或者大概如何改善，从哪里入手？
  c+ p( [& [# E" r6 Z* _3 U

看上去很舒服，其实地很烂，完整性太差了

hwixjj 发表于 2015-6-26 15:47
5 p4 u7 @2 b4 E' f这个地方的铺铜不能直接铺在焊盘上，而且与厦门的VCC靠的比较近，如果量产，则很容易引起短路现象，造成不 ...

这个9V网络那里设置了一个大点间距的规则  是考虑到板厂生产能力及各地温湿度等不同？

hwixjj 发表于 2015-6-26 15:45
) h% c& C) B& f- R: Z这几个地方的孔可以打的齐一点，节省钻孔车床调坐标的时间，另外也美观

' L& y- f9 S3 P' g4 T, i这个之前没考虑到，应该会好一些 就是多花点时间调整 时间不赶的话有必要这样优化下 大哥，你内功很深厚啊  哈哈

谢谢 很具体 尽量学习按照这种规范来画板

芯片禁止这样出线

丝印摆不下可以这么摆

这个地方的铺铜不能直接铺在焊盘上，而且与厦门的VCC靠的比较近，如果量产，则很容易引起短路现象，造成不良率升高。

这几个地方的孔可以打的齐一点，节省钻孔车床调坐标的时间，另外也美观