请教 Cadence如何导出FPGA的管脚定义？

查看数: 725 | 评论数: 10 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2015-3-23 22:22

如题，谢谢～5 ~& B2 I7 l, ]% J! \% a$ }

zhongyiacui 发表于 2015-3-26 11:00

report中选择net list，然后保存为excel格式，筛选出自己需要的东西就可以了，不知道这样说是否能明白，如果不明白，在上图加说明

4893666394 发表于 2015-3-25 14:51

木明白呀！

bingshuihuo 发表于 2015-3-25 10:14

没看明白具体是做什么的

kinglangji 发表于 2015-3-25 09:25

report吧，excel稍微弄一下或者直接看也行。。。。

wwddss_1976 发表于 2015-3-24 18:33

export fpga应该是针对原理图页或dsn的

david_song_001 发表于 2015-3-23 23:13

好的，谢谢，不过在Cadence 16.5中，选中器件之后没有 export fpga ，

kevin890505 发表于 2015-3-23 22:47

capture里面可以选择器件，右键-export fpga来导出 PCB里面就要借助skill了方便些，当然采用报告也可以，只不过需要处理下

david_song_001 发表于 2015-3-23 22:37

补充：cadence16.5

david_song_001 发表于 2015-3-23 22:23

需要导出FPGA各管脚在原理图中对应的网络名

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-11-25 11:07 , Processed in 0.060710 second(s), 36 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

回复