zhongwaiting 发表于 2015-1-13 20:36
+ D) \- G$ Z' V9 @建封装时，Place outline可画小一些（把焊盘框主即可），用Silk outline画元件外形。

我知道是什么意思了。我去修改下cell，然后这个链接器可以刚好放在板内，不需要伸出去了。谢谢，学习了！
" F: x" ]( Q- T6 J, `

ray 发表于 2015-1-13 17:42
8 V) C5 a1 O/ `' ?楼主是用什么版本软件呢，如果是VX的话：

; M% l5 A1 `4 }我用的是7.9.5
6 A1 }: o: ~! y4 A) J

建封装时，Place outline可画小一些（把焊盘框主即可），用Silk outline画元件外形。

不。直接在pcblayout里。

zxpchx 发表于 2015-1-13 08:44
可以先关掉规则检查。

! O( ]: X  ^, n4 ~2 ]请问是在CES中关掉吗？

可以先关掉规则检查。