我大概明白你们说的了,就是我做了很多设置,最后是报错了,但是不知道什么设置起的作用。我再查查看,谢谢大家! |
这个报错是将Physical中最右侧的Pad-Pad Connect设置为Not Allowed,同时,在Analysis Modes的Physical Mode中打开Pad-Pad direct connect。这种方式下,至少要焊盘边沿与钻孔中心重叠,才会有VG的DRC。+ ^3 C# s, m' ?! a7 {& c4 y) p/ b, w9 p ) X' o ?* O3 Q. @ |
same net spaceing---vias---bb via to bb via |
same_net.png (11.49 KB, 下载次数: 0)
rock_li29 发表于 2014-12-9 10:22 你上面的图设置是普通的设置,这个我肯定有设置的,我说的是同信号的。但是下边那个是同信号的,你的既然也报错,是哪里的设置? |
你的规则没有设。 |
bb_via.png (64.57 KB, 下载次数: 0)
via_drc.png (37.32 KB, 下载次数: 0)
晕都是0了,能不在一起吗?? |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-28 06:27 , Processed in 0.060619 second(s), 36 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050