我也来说一下，个人意见，仅供参考：
3 J6 c& \% v+ X+ Y$ ?% e8 V1. 要严格等长；不管是差分线对还是TX，RX对，等长就是了，虽然我们知道后者是无所谓，万一软件调不出来，第一件事就是问你这个：等长了吗？你就可以胸有成竹地说，所有的都等了。
2. 不用说了，neck mode；
4 |$ h/ x# V5 l  c0 M3. 同上，需要十度走线；
+ m9 r% h& ?/ Q4. 除了多铺铜，最好顶底层用2OZ以上的铜皮，电源是最为关键，对数字部分，我一般看重的是电源和回路。
8 l" k5 C8 J6 v$ S3 X年底要发奖金，这个时候，一定要注意设计，如果因为一时痛快而被人抓了把柄，奖金分少了，就不好了。

dzkcool 发表于 2014-12-9 10:27
1、收发之间无需等长，实际上走线拓扑一致，相差也不会太大；
2、BGA内用Neck模式，一般是4/4的线宽线距， ...

多谢大神。关于内核电源处理，我目前使用4内层+1表层铜皮的方式。通流量绝对满足48A要求。
而且电源走向没有经过DDR，但是电源到芯片相当于一根较小的U形铜皮，   DDR大概位置
5 Z7 t, _6 _; O- c, }# e刚好在U的中间偏上侧，虽然电源不影响DDR，但是我经过仿真发现直流回路在地平面
! x8 V2 H# _# \2 l4 F上的电流密度，DDR下方明显要大许多，这个问题应该怎么处理？  单独掏空DDR和内核电
$ Y8 s4 t' r3 B. _  a( D6 l' T( n源地中间形成一个隔离槽的话会影响DDR走线下方的参考地，所以纠结啊！！！或者不用管？

感谢分享，刚好需要。

请问能大概讲下十度走线吗？真的没见过。。。。

感謝分享~~

没有想象中的那么复杂，ALTERA开发板做过类似的板子，具体参考Stratia IV GT 100G Development Kit Board

  是做背板么？一个QSFP+内部是否有CDR?   如果不同差分线之间能保持等长或者尽量等长最好，但是实际上由于接口 芯片引脚位置等因素造成不可能完全等长。 如果不等长并行的信号如何处理，这交给后面的CDR芯片进行数据整形。

你是做QSFP+背板PCB的吧？  为什么需要这么大的电流？对于SFP+ QSFP协议先熟悉下

材质会影响阻抗，更换了材质 阻抗线需要重新计算，已经达到10G 用ROGERS 相对于FR4性能更好 当然价格也贵点。不知道10度走线，都是走直线和135°走线，当时画的是个八层板，收发各有8对吧
& v: ?2 t& g; o3 Y

part99 发表于 2014-12-9 23:34
我也来说一下，个人意见，仅供参考：
/ e5 M4 C3 O& h5 ~) }& n2 u# j% X1. 要严格等长；不管是差分线对还是TX，RX对，等长就是了，虽然我们 ...

0 {$ S3 [# Q5 C+ e9 H请教下，FR4采用10度走线是和材质有关，我们现在采用ROGERS，不知道还有没有这个问题还需要10度走线不？
大家都采用什么材质，有没有必要换ROGERS的板材，


还有个问题，PHY到光纤口的差分信号是不是50欧姆？有没有什么资料啊
" N. b8 Y" }9 s1 j3 b* S+ v

1，收发之间不需等长
2，必须用neck mode3，什么是“十度走线”？

) [! d, r- t+ _0 O5 |; M/ H. K

jhh610528 发表于 2014-12-9 22:24
1.不需要等长
* D: I! M5 K0 [! f2.neck mode
3。不需十度走线

3Q
+ \) W1 V  @+ f2 {1 }

dzkcool 发表于 2014-12-9 15:28
我想，直流应该对DDR的影响不大

多谢大神帮忙。

1.不需要等长
2.neck mode
- P) U: J( _' f/ J3。不需十度走线
5 _8 v8 [& T- @8 J4。可以在信号层多铺几个铜皮
个人处理方法，仅供参考

我想，直流应该对DDR的影响不大