EDA365电子工程师网

标题: AD10中怎么进行DDR2的差分时钟信号的等长处理？ [打印本页]
作者: wawe    时间: 2014-11-4 18:02
标题: AD10中怎么进行DDR2的差分时钟信号的等长处理？
两颗DDR800用T型拓扑，想知道怎么走线使时钟差分信号对自身等长，而且从CPU处理后到两片DDR的时钟网络也是等长的？如下图即A+B=A+C的长度。研究了2天还是不知道怎么能弄，地址线倒好办，差分信号因为还有阻抗问题，线间距已固定，不知道要怎么来实现了，求高手指点，不胜感激~( Z) `  }6 |# g) T2 P
! G7 g/ B! n$ }% j
作者: goolge    时间: 2014-11-4 19:43
本帖最后由 goolge 于 2014-11-4 19:45 编辑
* G' F. e3 L( |7 b  b  B/ I. w2 c9 t# M% b' T3 v8 C
T型结构的等长，还是PADS9.5或Cadence好弄，AD估计都没这功能。
作者: liyumingyh    时间: 2014-11-24 16:56
Ad还真有这个功能
作者: icm    时间: 2014-11-25 10:05
AD15 Support0 m  h$ _! g% V3 B, G9 L; E% B% o
http://techdocs.altium.com/display/ADOH/High+Speed+Design+with+xSignals
4 c# l' Q2 y; n7 C1 U



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2