找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
收藏本版 |订阅

  Cadence PCB和封装设计 今日: 0|主题: 107|排名: 46 

[PSpice仿真] 专家讲坛 | PSpice快速添加芯片模型容差参数 1人参与 attach_img Cadence_CPG_Mkt 2018-3-6 10:16 1 116 小喵咪 2018-3-11 11:25
[PSpice仿真] 专家讲坛 | PSpice快速添加子电路模型容差参数 1人参与 attach_img Cadence_CPG_Mkt 2018-3-5 10:54 1 144 scissort 2018-3-5 15:30
[Allegro封装设计] 视频教程 | IC封装电路设计师如何发现和解决电路问题 3人参与 attach_img Cadence_CPG_Mkt 2018-3-5 10:47 3 187 zltwin 2018-5-15 10:55
[PSpice仿真] 专家讲坛 | PSpice快速添加器件模型和全局参数容差 1人参与 attach_img Cadence_CPG_Mkt 2018-3-2 10:23 1 112 scissort 2018-3-5 15:30
[Allegro PCB设计] 视频教程 | 高速设计演示 2人参与 attach_img Cadence_CPG_Mkt 2018-3-2 10:09 2 163 Cadence_CPG_Mkt 2018-5-17 16:50
[Sigrity分析] Seagate使用Cadence Allegro和Sigrity PCB工具开发下一代固态硬盘 1人参与 attach_img agree Cadence_CPG_Mkt 2018-3-1 11:07 1 99 深圳—allegro 2018-3-9 21:41
[Allegro PCB设计] EE Journal播客:第二双眼睛 attach_img Cadence_CPG_Mkt 2018-3-1 10:09 0 138 Cadence_CPG_Mkt 2018-3-1 10:09
[Allegro封装设计] 视频教程 | 如何简单快速地创建精确的引线框架封装模型 2人参与 attach_img Cadence_CPG_Mkt 2018-2-28 10:55 2 116 zltwin 2018-5-15 10:57
[Allegro封装设计] 专家讲坛 | IC-PKG-PCB CO-DESIGN探讨---方案快速评估 5人参与 attach_img Cadence_CPG_Mkt 2018-2-27 11:13 5 111 Demilearnclass 2018-5-16 09:34
[Sigrity分析] Ken的博客系列之四 | 千兆位串行链路接口的SI方法 5人参与 attach_img Cadence_CPG_Mkt 2018-2-8 11:21 6 317 vlivli 2018-4-12 14:38
[Sigrity分析] Ken的博客系列之三 | 千兆位串行链路接口的SI方法 1人参与 attach_img Cadence_CPG_Mkt 2018-2-7 09:38 1 240 lieshi 2018-6-14 22:43
[Sigrity分析] 视频教程 | 使用基于团队协作的方法进行电源分配网络设计 4人参与 attach_img Cadence_CPG_Mkt 2018-2-6 09:51 5 187 deficit 2018-2-28 19:16
[Sigrity分析] 视频教程 | 如何在PCB设计团队内部共享供电网络设计分析 1人参与 attach_img Cadence_CPG_Mkt 2018-2-5 10:19 1 174 suxiaoli 2018-2-22 22:24
[Sigrity分析] 视频教程 | 如何轻松实现DDR接口精准分析而无需处理大型S参数 4人参与 attach_img Cadence_CPG_Mkt 2018-2-2 11:57 5 171 深圳—allegro 2018-3-9 21:42
[Allegro封装设计] 日月光与Cadence携手共同开发首套日月光高效能、先进IC封装技术量身打造的系统级封... 5人参与 Cadence_CPG_Mkt 2018-2-1 15:53 5 191 zltwin 2018-5-15 11:16
[Sigrity分析] 视频教程 | 如何仿真ESD的影响,并确定需要多少个TVS二极管 3人参与 attach_img Cadence_CPG_Mkt 2018-2-1 10:19 3 180 hwcqcc 2018-2-27 09:06
[OrCAD PCB设计] Arrow Electronics与Cadence推出OrCAD Entrepreneur,加速PCB设计流程 Cadence_CPG_Mkt 2018-1-31 11:06 0 186 Cadence_CPG_Mkt 2018-1-31 11:06
[Sigrity分析] PCB设计团队如何高效进行压降分析 7人参与 attach_img Cadence_CPG_Mkt 2018-1-31 11:03 7 185 deficit 2018-2-28 19:12
[Sigrity分析] 利用IBIS-AMI后向信道仿真改进高速串行链路设计 attach_img Cadence_CPG_Mkt 2018-1-31 10:52 0 221 Cadence_CPG_Mkt 2018-1-31 10:52
[Sigrity分析] 视频教程 | PCB设计师如何发现和解决电源完整性问题 7人参与 attach_img Cadence_CPG_Mkt 2018-1-30 10:04 8 261 yangpengyi 2018-3-9 13:32
[Allegro PCB设计] 升级到Allegro17.2-2016的10大理由之10:易于使用的改进 6人参与 attach_img Cadence_CPG_Mkt 2018-1-30 09:51 5 370 jiangqin229 2018-2-24 15:07
[Allegro PCB设计] 视频教程 | Allegro QIR5: 现代化的命令窗格 1人参与 attach_img Cadence_CPG_Mkt 2018-1-29 11:11 1 183 putechen 2018-2-8 10:10
[Allegro PCB设计] 升级到Allegro17.2-2016的10大理由之9: 新设计规则检查 5人参与 attach_img Cadence_CPG_Mkt 2018-1-29 11:06 5 324 deficit 2018-3-1 09:41
[Sigrity分析] 今天就用DDR5技术设计数据总线? 是的,这是可行的! 4人参与 attach_img Cadence_CPG_Mkt 2018-1-26 15:09 3 230 yangpengyi 2018-3-9 13:33
[Allegro PCB设计] 视频教程 | Allegro QIR5: 回流路径DRC 2人参与 attach_img Cadence_CPG_Mkt 2018-1-26 10:32 2 245 Tsao丶哈哈 2018-2-6 13:07
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-17 08:14 , Processed in 0.040093 second(s), 17 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块