三晶片電源封裝的簡化熱模型

pjh02032121

2015年02月24日  | Chong-Sheng Wang、Danny Clavette和Tony Ochoa
8 d1 l6 a! X: ?+ \3 Z3 E) T7 I
電子系統的熱管理對很多電子應用越來越重要，包括電腦、電信設備與半導體元件，以及航太、汽車和消費電子。電子系統熱模擬需要電子封裝的簡化熱模型（Compact Thermal Models; CTM）。CTM不會透露封裝的IP資訊，是電子封裝製造商進行熱評估的首選。另一方面，CTM的元件比詳細熱模型（Detailed Thermal Model; DTM）少，因此需較少的運算時間執行熱模擬。
" h% w! u+ `1 Y/ q- i

1989年，透過擴展結到外殼熱阻測試方法，創造了從電子封裝結到各個不同外表面的熱阻網路[參考文獻1]。1995年，DELPHI聯盟發表第一篇關於邊界條件獨立模型的論文[參考文獻2]。之後，大量與該主題有關的論文相繼發表。JEDEC還發佈了DELPHI簡化熱模型指南[參考文獻3]和雙電阻簡化熱模型指南[參考文獻4]。但是包括這兩個JEDEC標準在內，很多與該主題有關的早期出版物都只針對單晶片封裝。

- m, @( ^+ F6 H) ]- U

IR SupIRBuck穩壓器的CTM可以準確提供三晶片封裝溫度預測。這些CTM是邊界條件各自獨立。意味著，在邊界條件改變時（例如有、無散熱器或者封裝下的PCB佈局不同），CTM能夠預測結溫上升，與DTM的差異在5%或更低。

9 V4 t# O) v6 U0 v+ W  ]

這些CTM同時也不受封裝內功率損耗分佈的影響。典型的SupIRBuck穩壓器打線接合如圖1所示，其中Q1為高端FET，Q2為低端FET，IC為控制IC。依應用不同，這三個晶片之間的功率損耗分佈也不同。例如，開關頻率較高時，Q1增加的功率損耗比Q2多。輸入與輸出電壓和電流不同，對Q1與Q2的功率損耗的影響也不同。我們用功率損耗比Q1/Q2和總功率損耗Q1+Q2來表示Q1與Q2之間不同的功率損耗分佈。依應用不同，IC的功率損耗變化相對較小。對於不同的功率損耗分佈，SupIRBuck穩壓器的CTM還比DTM更能準確預測晶片溫度。

# \, ~5 ]% _$ E! _

圖1：SupIRBuck穩壓器的典型打線接合示意圖。

---

簡化熱模型構造
: v' L2 R! j  y4 c

簡化熱模型由三部分組成：導線架 (Lead-frame)、頂模 (Top Mold)和二者之間的模型核心 (Mold Core)，如圖2所示。導線架為金屬件且部分採用普通模型材料；頂模由普通模型材料製成。

/ H2 A: W3 G9 V: J2 u

' M8 G# |* W8 ?$ {) e圖2a：SupIRBuck穩壓器的簡化熱模型。

---

0 f: o# T1 d6 R3 l. V$ I
( i1 ]+ P# Z0 D2 U( F

5 X: t  w9 ~& {, e圖2b：簡化熱模型的側視圖。

---

( J; e0 q# E2 i  j" o: L, i

模型核心實際上是一個熱阻網路，連接三個虛擬結點、頂模和導線架，如圖3所示。在各個封裝的熱分析基礎上，利用ANSYS Icepak普通網路工程創建熱阻網路。這三個結點代表封裝內的三個晶片。

, l6 E- z2 i& r2 m7 U+ m% m1 a

圖3：簡化熱模型的模型核心。

結果與對比
0 J7 m3 r+ b& C6 L/ K

利用ANSYS Icepak取得CFD（計算流體動力學）範例模型之模擬結果見下表，以CTM和DTM封裝的對比形式呈現。模擬方式利用封裝模型安裝在詳細PCB熱模型上完成。模擬結果與實際測試資料相符，從而驗證對比所用的DTM封裝有效。

# t/ r" Y% I. Z' I+ Q7 U正常邊界條件對比：

第一組是在應用的正常條件下利用評估板對比有和無散熱器時Q1與Q2之間不同的功率損耗分佈。表1中，Q1+Q2和IC的功率損耗分別為2.6 W和0.32 W，入口處的氣流速度為200 LFM，環境溫度為25°C，Q1/Q2是Q1和Q2的功率損耗比。鋁製散熱器尺寸為寬W x長 L x高 H = 13mm x 23mm x 16mm。三個晶片中的最高溫度被視為封裝的結溫，在表中以紅色數值表示。藍色數值表示給定模擬下較低的元件溫度。

三個晶片的CTM和DTM預測吻合程度良好，最大結溫上升差異僅0.8%，其他晶片的溫度上升差異則在2%以內。當功率損耗比Q1/Q2從1.6變為0.625時，CTM溫度預測準確度幾乎保持不變。有無散熱器，CTM的預測準確度也幾乎保持不變。

極端邊界條件對比：

第二組對比針對封裝下焊料的部份極端條件。除了正常的焊料體積外，圖4也介紹兩種極端情況：一個是Q1下方的焊料有孔洞，另一個是Q2下方的焊料有孔洞。焊料孔洞在大批量生產過程中可能會出現，然而這些極端的孔洞條件只在生產過程有問題時發生。孔洞造成很難將熱量從上述晶片上傳遞至PCB。

1 w+ ]' I2 @: F6 t

* e9 l' s$ c; q- O圖4：封裝下的焊盤孔洞。

---

) M* l6 P3 C0 Q, }# \- j' K2 `

表2呈現有和無散熱器時這兩種焊料孔洞情況下的CFD模擬對比結果。這四種情況對比中Q1/Q2=0.625。

上述極端焊料孔洞實例對比中，CTM和DTM的吻合程度良好，最大結溫上升差異為3.2%，其它晶片溫度上升差異在1.4%以內。

圖5顯示出DTM和CTM的PCB溫度分佈幾乎完全相同。這也顯示，在熱模擬方面，CTM能夠替代DTM。

* l. R* P# o; h! S, n2 G  D圖5：實例3中DTM（左）和CTM（右）的PCB溫度。

---

' i' }" I9 P# A, P; Q' _6 p: M% }" f討論
- w6 C( A! B9 }2 e8 R9 q3 ^1）不同的封裝下PCB佈局：

表2的第二組對比可視為極端PCB佈局情況的對比，其中Q1或Q2因佈局設計欠佳造成封裝下散熱不良。因此，該對比也顯示出CTM不受不同PCB佈局的影響。

/ A/ F8 c: e& ]) t' {3 z% F7 m2）模型驗證和誤差估計：

結果顯示CTM不受邊界條件的影響，也不受Q1和Q2之間功率損耗分佈的約制。因此，該模型對比所採用的實際情況足以在實際應用中進行模型驗證。同時，該對比還可作為誤差估計參考。

' \0 q2 q/ P" o+ G& q* Q" l2 J7 ]3）進一步簡化：

在初始模擬條件下，與DTM相比，SupIRBuck穩壓器的CTM將元件數量減少了一半以上。對於終端使用者的系統模擬而言，可以透過雙電阻CTM來實現進一步簡化。PCB佈局完成時，封裝下分佈的熱阻將會固定，可透過將其結果與SupIRBuck穩壓器的CTM相匹配，來生成一個專門針對該PCB和固定晶片功率損耗分佈且精準的雙電阻CTM。

結論

SupIRBuck穩壓器的CTM具有很高的邊界條件獨立性和晶片功率損耗分佈獨立性。可在單次模擬中準確預測三個晶片的溫度。

SupIRBuck穩壓器的CTM和DTM對比採用一組實際邊界條件，可用於模型驗證和誤差估計參考，實現良好的吻合程度。正常邊界條件下最大結溫上升差異為0.8%，而極端邊界條件下為3.2%。

在初始CFD模擬中，與詳細熱模型相比，SupIRBuck穩壓器的CTM將元件數量減少了50%以上。終端使用者可有效運用生成雙電阻CTM，進一步簡化系統模擬。

---

2 X  [5 [! q8 v# H* o* u( Y6 e致謝

作者非常感謝ANSYS工程師的技術評析與回饋、IR的Ramesh Balasubramaniam提供的評析與回饋及IR的Wenkang Huang在文獻搜集方面給予的莫大幫助。

" A8 ]2 {$ \5 }8 ^, U參考文獻

[1] A. Bar-Cohen, T. Elperin, and R. Eliasi, “Theta_jc characterization of chip

packages-justification, limitations, and future,” IEEE Trans. Compon., Hybrids, Manufact. Technol., vol. 12, no. 4, pp. 724–731, Dec. 1989.

[2] Lasance C., Vinke H., Rosten H., Weiner K.-L., “A Novel Approach for the Thermal Characteri-zation of Electronic Parts,” Proc. of SEMITHERM XI, San Jose, CA, pp. 1-9 (1995)

[3] JEDEC Standard “DELPHI Compact Thermal Model Guideline,” JESD15-4, October 2008

[4] JEDEC Standard “Two-Resistor Compact Thermal Model Guideline,” JESD15-3, October 2008

註：ANSYS和Icepak是ANSYS公司的注冊商標。

- See more at: http://www.edntaiwan.com/ART_880 ... thash.XVSV3tR3.dpuf

cool001

LZ 有些图表看不到，不知道是不是网络问题，

pjh02032121

7 c$ P3 l1 J/ d这么好的帖子没人顶

3 q' W3 B, [) x6 K, s估计都不知道dephi模型是什么，也不了解它的优点。
  I$ N! Z, l- H% g% r- a! h好了，我把标准文件共享，e文原版的，做芯片的做封装的做热的都可以多了解了解。 JESD15-4 DELPHI Compact Thermal Model Guideline.pdf (503.87 KB, 下载次数: 16)

2015-3-2 20:37 上传

点击文件名下载附件
下载积分: 威望 -5

% ?) ^8 B+ O$ f  s

coffcy

好帖子，我来帮你顶！

9 Y8 _) U. H7 P$ l. h. k, d有两个问题请教：
4 N8 r( x, ]5 Y% R; D% Z1、IC die（Q3）上的热耗分布极不均匀，其Tj如何考虑？
2、热阻网络是如何得到的？

coffcy

如何方便的话，可以电话讨论一下。

pjh02032121

coffcy 发表于 2015-3-4 10:26
好帖子，我来帮你顶！

有两个问题请教：

1.芯片表面功耗分部不均，实际情况确实如此。redhawk可将芯片的功耗分布提取出来，导入到icepak中进行热仿真，这样做更符合实际。由于芯片的导热系数相对较高，不管是均匀热源还是分布热源，整个芯片表面的温差是很小的，所以Tj结温都是把芯片均匀处理。
  f0 U. S: N' i! w, E# {
, u5 S4 H& A7 E4 W& \! |7 C2.这里的热阻网络，就是dephi模型。
# `4 w7 D- R7 v' \8 s' _看看那个JEDEC文件吧，这玩意完去是仿真做出来的，上百种边界条件，也不可能通过实验来做。

coffcy

目前我遇到几个芯片，芯片壳温，就是Lid的温度，都有个十几度。。。

zpofrp

我每次用icepak仿真计算芯片温升或Tj时，均不是按JEDEC标准中模型进行的，我讲模型简化为IC＋PCB，进行仿真，不知这样仿真与实际的差别大不大。

hwh

学习了  挺详细的