|
目录6 R, A1 `9 `' V' {7 j# M; u: D7 e
) `7 U( `9 ~4 [3 z9 G, ~% B
第1篇 基础理论篇 6 _# c8 W4 ?+ l+ Z! |7 X% U' t
第1章 高速系统设计简介 2 B8 H' e! t& ^% R
1.1 PCB设计技术回顾 2
3 Z" I9 Y1 e r1.2 什么是“高速”系统设计 3 0 `* }8 N* F& _( u/ g+ ~' W
1.3 如何应对高速系统设计 8 8 H% S4 b; u: U4 M$ g {# A3 U! {2 z
1.3.1 理论作为指导和基准 9
4 ^5 J. `* u( }1 z/ w# X3 ~. T1.3.2 积累实践经验 11 / F; k, S, x+ {# N3 Y* l+ K/ v: b
1.3.3 平衡时间与效率 11
3 _* H c( x$ @5 K1.4 小结 12 5 |% j i; H7 u
第2章 高速系统设计理论基础 14 N8 ]( t2 Q6 s- ~
2.1 微波电磁波简介 14
# r& \2 R6 | {* x# N$ W2.2 微波传输线 16
, d& `9 b h, y* Q: G2.2.1 微波等效电路物理量 17
' F# o4 ?+ c# G1 ~2.2.2 微波传输线等效电路 17
8 e6 s( J ~* }- i2.3 电磁波传输和反射 21 7 J- P. z+ f/ |, t" A
2.4 微波传输介质 24
& x0 ]* z& c v9 e7 A2.4.1 微带线(Microstrip Line) 25
K) k# U- w4 x2.4.2 微带线的损耗 26
; Q! O C2 P0 u$ ~' f( m2.4.3 带状线(Strip Line) 28 ) C! i) {7 K* ]7 V9 ^" a
2.4.4 同轴线(Coaxial Line) 29 + v1 Q3 V8 @$ Y3 c) L
2.4.5 双绞线(Twist Line) 30
" N) f+ K9 M: C Y( s2.4.6 差分传输线 30 7 c' M' ^0 I: F& h: I" I* G
2.4.7 差分阻抗 33 $ O0 Y! ~) @( s* j
2.5 “阻抗”的困惑 33
3 i0 ?2 _6 O" E/ C" [/ J8 j2.5.1 阻抗的定义 34
8 i. L7 d! q% @2.5.2 为什么要考虑阻抗 35
2 m# ~5 a+ o7 k, {- \4 Z) G2.5.3 传输线的结构和阻抗 35
" s* B4 ^9 ?3 ^5 L0 i% u; K2.5.4 瞬时阻抗和特征阻抗 36
7 p7 o( o, L& d- h2.5.5 特征阻抗和信号完整性 37 9 `. @0 @4 X9 {0 I, n1 l7 |
2.5.6 为什么是50Ω 37 ' R6 l/ z2 k# L9 o: m
2.6 阻抗的测量 38 : |4 \% A% `9 n. n ?5 o* s
2.7 “阻抗”的困惑之答案 40
+ |+ v0 Q: `* ^4 U& m2.8 趋肤效应 41
* i l* u. S" d9 d6 O \3 c2.9 传输线损耗 42
- E. R% O5 F5 J. ~* F/ y+ n2.10 小结 44 " t v5 B# C4 G% d1 _
第3章 信号/电源完整性 45
6 k2 U- z1 x; m1 ~! P3.1 什么是信号/电源完整性 45 4 F7 `# c* u+ z0 L$ p4 W3 `: ^: F
3.2 信号完整性问题分类 47 ! N$ ?8 o( v. }! Q. Q
3.3 高频信号传输的要素 49 g) P9 Q2 w; ~0 ]% u
3.4 反射的产生和预防 50 3 P( \/ }/ A0 F' L. j9 R
3.4.1 反射的产生 51 4 t# ?" W, ~ U9 L# _9 c
3.4.2 反射的消除和预防 55 2 U P( \* l. E! C Z- ]
3.5 串扰的产生和预防 67
, n& m/ }. h7 X& _3.5.1 串扰的产生 67
7 `% ~: u" Z0 x+ O# C4 v# E3.5.2 串扰的预防与消除 71
0 V# n0 q* A: A6 g3.6 电源完整性分析 73
2 T+ e* @% ^1 C* s/ k) y8 g8 y8 w3.6.1 电源系统设计目标 74 1 }7 @* y2 p2 R9 l. N- s. D/ Z( ~
3.6.2 电源系统设计方法 76 4 ?% b* a2 }: b
3.6.3 电容的理解 78 . n: t+ [' z; U/ E2 r2 M1 g: k% ?0 [
3.6.4 电源系统分析方法 81 # e$ W5 k1 y: a4 m. |
3.6.5 电源建模和仿真算法 82
6 ]0 f# a C0 a3 f6 e' G3.6.6 SSN分析和应用 84 " a H) j& D) H- z: d
3.7 电磁兼容性EMC和电磁干扰EMI 88
& x5 r) B1 K6 R$ I* b2 T3.7.1 EMC/EMI 和信号完整性的关系 89
3 X5 K' f; x* z0 U% V. y3.7.2 产生EMC/EMI问题的根源 90
: ~. D$ G, i. A) X; i0 ^& _) T- ?3.8 正确认识回流路径(参考平面) 92
: @3 G& x" d- |8 q6 j3.8.1 什么是高频信号的回流路径 92 + M c0 _$ h1 d+ D8 J
3.8.2 回流路径的选择 93 0 T# d9 T3 `) m$ R+ Z
3.8.3 回流路径的连续一致性 96 ; z, o( g: {6 w* i
3.9 影响信号完整性的其他因素 97 1 c) r$ Q5 Z% {; D' {! c
3.10 小结 97
5 ?% a5 ]( a, M第2篇 软件操作篇
# F, w+ \( @' ^7 Z' p第4章 Mentor高速系统设计工具 100 # i9 z2 z. y& H: b
4.1 Mentor高速系统设计流程 101
: x, V7 D/ x5 q t/ _2 z! m* \4.2 约束编辑系统(Constrain Editor System) 105
1 m+ A. u0 g1 D6 X7 N4.3 信号/电源完整性分析工具:HyperLynx 109
% A6 P* j% R8 [! j- D9 F4.3.1 HyperLynx的工具架构 109
; [' f$ Z: O/ ?9 m" _4.3.2 HyperLynx的通用性 113 0 K% X1 o1 S0 X$ G8 R1 c4 {
4.3.3 HyperLynx的易用性 113
6 R2 s! F7 L1 O% m& K" A- e4.3.4 HyperLynx的实用性 117
: w/ S4 X4 r% X, a+ B0 e4.3.5 Mentor高速仿真技术的发展趋势 121 1 t( q+ ^- x) X p2 z) I% G( k) r/ E
4.4 前仿和后仿 122 ' t0 E+ S1 j. T! t2 |
4.5 HyperLynx -LineSim使用简介 124 3 q- a& y. B0 _% b9 u( a- Q6 x/ b1 G
4.5.1 分析前准备工作 125 + _* ?. ?# |1 V6 F. p1 j
4.5.2 建立信号网络 127
" g) p5 o8 m" D& J$ N- @7 X6 V U( B4.5.3 设置仿真条件 128
/ M) a4 F M& l$ v' r4.5.4 仿真结果和约束设置 131
0 O3 ?, ]6 S% p4.6 HyperLynx-BoardSim使用简介 132 ; K; ?- a3 K* F8 k I
4.6.1 设计文件的导入 132 ; M( A" Y' E/ d9 @6 m
4.6.2 设置仿真条件 133 # X/ {/ Y& `( ?# n7 b
4.6.3 关键网络分析 135
5 y4 A4 ~( ]5 C6 m* u. j& q4.6.4 多板联合仿真 137 6 b c# w% p! w. p5 T& d9 d
4.7 HyperLynx -3DEM简介 139
( N7 C; v9 B0 E+ f/ Q& L4.8 小结 141
- [8 a" L% o. N+ p第5章 高速系统仿真分析和设计方法 142 8 L4 C& N* i+ P- a1 F" ~- \. V3 k( M
5.1 高速电路设计流程的实施条件分析 142
! z; g: `0 G6 @+ p/ t5.2 IBIS模型 144 7 X# o% S* A; l; J3 O3 z ^" ? B' v- M
5.2.1 IBIS模型介绍 144 ~" u; n& g0 ?, ]2 S. M
5.2.2 IBIS模型的生成和来源 146 3 s) ]4 }: v' O4 M& v: r/ R% e8 H2 |) l* M
5.2.3 IBIS模型的常见错误及检查方法 152 . P$ ]7 b* T1 A1 N
5.2.4 IBIS文件介绍 155 7 q/ @' q$ T* u3 _. M# R. c( f9 P
5.2.5 如何获得IBIS模型 159
4 L* @ s6 @- \; o5.2.6 在HyperLynx中使用IBIS模型 160 6 B- K c# U& Z7 u9 n
5.2.7 在Cadence流程中使用IBIS模型 162
3 V1 ]5 f9 V( W/ i% t+ o5.2.8 DML模型简介 163
' [+ X |' m7 y- Y y$ g5.3 仿真分析条件设置 167 ! _5 ]9 N5 P- ?: \/ T0 e
5.3.1 Stackup――叠层设置 168 ) H; F4 i- n1 {4 c% L, g
5.3.2 DC Nets――直流电压设置 168 * }0 w, m5 P) I7 P; y
5.3.3 器件类型和管脚属性设置 169 7 O" c O7 |* w! N! X+ |# x6 s6 v
5.3.4 SI Models――为器件指定模型 171
/ X/ ?3 M1 I7 b1 A3 {% I; Y' b, `5.4 系统设计和(预)布局 173
5 X" A$ d" V4 g1 P5.5 使用HyperLynx进行仿真分析 176
* S3 D0 C! }/ n6 g9 {5.5.1 拓扑结构抽取 176 ' G, Z) J1 C: }5 T
5.5.2 在HyperLynx中进行仿真 177 o# `9 ?) i) c& c% D! L3 i
5.6 约束规则生成 183 # o6 ~9 T! C: R/ J* e
5.6.1 简单约束设计――Length/ Delay 183
" p6 g- g$ {5 S7 Q& h9 U5.6.2 差分布线约束――Diff Pair 184
; g5 z# \1 h9 O7 V5.6.3 网络拓扑约束――Net Scheduling 185 / U) s/ I9 m% N6 ?8 V' {2 Q
5.7 约束规则的应用 187
4 S( \& G7 }+ ?5.7.1 层次化约束关系 187
0 X$ e I4 u/ f( f, y+ T5.7.2 约束规则的映射 189
3 {) B: o" w2 V' Z1 q6 E0 B1 q: o) r5.7.3 CES约束管理系统的使用 190
" {" S" Z0 L* R5.8 布线后的仿真分析和验证 191 - @ b) U- a8 }# h
5.8.1 布线后仿真的必要性 191
6 s. ?4 i4 h) c5.8.2 布线后仿真流程 192 ' u# Y% n# Z. z8 K, [
5.9 电源完整性设计方法和流程 194
8 M2 Q9 [- A& R$ y5 P! c6 [6 G5.9.1 确定电源系统的目标阻抗 196 # d9 D6 l2 }" }6 J
5.9.2 DC Drop――直流压降分析 197 $ z( U1 n- L; ^/ b( y: m
5.9.3 电源平面谐振点分析 199
/ B" P% b0 T5 S l6 O& G) d5.9.4 VRM去耦作用分析 202
3 u& F: O4 |1 H/ o9 a* y6 v, }4 l5.9.5 去耦电容的集总式交流特性分析 204
& f3 B { w$ Y- d$ s/ I, s5.9.6 去耦电容的分布式交流特性分析 206
0 Y! _" X% l2 E# ~; Q% ~5.9.7 电源噪声特性分析 207
- G1 [0 W4 b0 C. ]& y5.9.8 电源平面模型抽取 209 " s6 l: x- E- u3 u
5.9.9 HyperLynx-PI电源系统设计流程总结 210 0 N/ o4 h8 j1 F3 ^' c
5.9.10 创建VRM模型 211 & e% s4 B( V1 y* W& f9 F
5.9.11 电容的布局和布线 213 ! f6 _8 ^( W+ l' e, F. Z+ t% _! C
5.9.12 合理认识电容的有效去耦半径 215 # V. }. q9 s2 @: v- ?
5.10 小结 217
7 m6 F" m2 H+ Q g1 g3 ^" \第3篇 DDR系统仿真及案例实践篇
) p. r! n# l# \' c第6章 DDRx系统设计与仿真分析 220 2 O9 I% I* J& _1 b
6.1 DDR系统概述 220 7 h1 Y( Y r& e
6.2 DDR规范解读 222
4 G5 r Y$ ~& T4 G1 g% r( H6.2.1 DDR规范的DC和AC特性 223 $ K' u+ e! W; n3 _1 d! ~
6.2.2 DDR规范的时序要求 225
* u5 k2 e" i* q6.2.3 DDR芯片的电气特性和时序要求 226
) Y# p+ a6 B" y2 P2 c1 h0 s2 i* }6.2.4 DDR控制器的电气特性和时序要求 229
2 J- Z% X& H0 {6 N7 h6.2.5 DDR刷新和预充电 230 : z p1 w' R7 ]6 [( k. p
6.3 DDRx总线技术发展 233 0 Q/ n$ i1 X/ ~' T% G
6.3.1 DDRx信号斜率修正 233 : }* b( H2 N5 @" d" B5 v' ^1 w
6.3.2 DDRx ODT的配置 236
0 b# [0 T* _* d3 ?7 M* k6.3.3 从DDR2到DDR3 237 6 I) }( b+ Q# Q8 w. P# c
6.3.4 DDR3的WriteLeveling 238 / o1 X7 h9 ]6 S: A$ G
6.3.5 DDR2及DDR3的协议变化 239 5 ^ `+ m; m4 \1 {) X6 \2 V2 h+ o
6.4 DDRx系统仿真分析方法 240
) F1 `$ D' u" g' S4 @6.4.1 在HyperLynx中仿真DDRx 系统 240 3 Y- e' b, V: ^" i" |; [. Z
6.4.2 仿真结果的分析和解读 253 : |( T( v t/ I7 y
6.5 LPDDRx简介 254
3 h' j+ S" j: W# X8 r# H第4篇 高速串行技术篇
, }$ h# z6 v* \第7章 高速串行差分信号设计及仿真分析 258
: q% h! y2 z* J4 C9 r9 K; U4 i6 b7.1 高速串行信号简介 259
; Y# D) l5 M. O: w$ G7.1.1 数字信号总线时序分析 259
# t/ O; w* F$ y$ L) ]# c, C2 N7.1.2 高速串行总线 262
1 V7 Y8 m, I( o$ e7.1.3 Serdes的电路结构 264
2 L4 v" Q) B C/ G! Z# q; f7.1.4 Serdes的应用 265
9 {- C8 a4 N1 d( l7 t9 W4 u7.2 高速串行信号设计 266 " _- ]5 B( Y! E
7.2.1 有损传输线和信号(预)加重 267
3 K$ Z% B: X0 H' a+ {7.2.2 表面粗糙度对传输线损耗的影响 270 ( N3 S" p# W A+ [* r( H) P# n1 u
7.2.3 高频差分信号的布线和匹配设计 271
* `# B7 i- \( K$ n8 @7.2.4 过孔的Stub效应 273 2 ~* D5 G1 z: n
7.2.5 连接器信号分布 275
/ O, P R% x/ U* R) @+ r* t) w7.2.6 加重和均衡 276
2 u1 t- ~2 i( c& m; d4 M, W7.2.7 码间干扰ISI和判决反馈均衡器DFE 278
0 A9 t: @& C9 M) Q0 I: @$ V7.2.8 AC耦合电容 281
! B' e! y- p: z) p2 l+ w7.2.9 回流路径的连续性 285 3 _+ o- J: |4 r7 G+ Z* I' L
7.2.10 高速差分线的布线模式和串扰 286
: }" q" C2 [7 ^" T% z5 s- P. |) Y) ?7.2.11 紧耦合和松耦合 287
" L/ T) _: i5 E z4 r" u7.3 高速串行信号仿真分析 289 , D' p2 C1 ?0 m: B: L
7.3.1 系统级仿真 289
) X! A# S6 R. v7 M4 W- U7.3.2 S参数(Scattering parameters) 291
/ v! z& Q. H' G$ ?& D" E7.3.3 互连设计和S参数分析 294 $ Q$ r# I; K; _- Y; ?
7.3.4 检验S参数质量 300
* K7 n* W$ T- J; d6 t7.3.5 S参数的使用 305 ; w3 R: s; ~' A- G$ t
7.3.6 高速差分串行信号的仿真需求 306
6 K4 y( a6 L j7.3.7 IBIS-AMI模型介绍 308 * b9 G2 Z4 p4 m- a( Y
7.3.8 HyperLynx AMI Wizard通道仿真分析 310 ! [* Q! i K2 T2 _
7.3.9 6Gbps,12Gbps!然后 313
/ F1 r v0 A% p* }, Z. T. k7.4 抖动(Jitter) 314
- w. Z0 N0 a5 r/ k& b" A/ T; q7.4.1 认识抖动(Jitter) 315
7 i8 c7 e; z3 r& f6 d7.4.2 实时抖动分析 316
/ B* f: K( ?8 X) g7 E5 F# }7.4.3 抖动各分量的典型特征 318
# |, s, {. T' ?- B/ u第5篇 结束与思考篇
( \) N6 p' C( y( W5 D" e& A第8章 实战后的思考 324
4 ^3 d2 G" ^4 s# s3 p. c术语和缩略词 329 % O) l/ t2 O7 x
/ F1 Y( z* r/ x9 G( }7 ?# [ |
|