|
目录) I2 B5 H+ B% S8 Z
$ S% @3 W' ^2 P& s2 v% S0 R$ t) c- T
第1篇 基础理论篇
9 N1 o; F9 U; X. v: [ @第1章 高速系统设计简介 2
8 i7 I1 d |6 Y. V q1.1 PCB设计技术回顾 2 + i( ?" z0 |3 e- q. X" e0 h
1.2 什么是“高速”系统设计 3
' e4 X# v# G/ d3 S& r: N1.3 如何应对高速系统设计 8 2 z% I# Z9 J" `: @0 L
1.3.1 理论作为指导和基准 9
0 H# t+ t( g3 o2 r, v1.3.2 积累实践经验 11
5 i; |0 z8 G! l1 s8 ?2 z1 c1.3.3 平衡时间与效率 11
. q( U8 \7 S( R$ V( o1.4 小结 12
0 s# }- s- i/ I7 i第2章 高速系统设计理论基础 14 6 B9 I" Q4 { ]( M
2.1 微波电磁波简介 14 % u6 R m/ O* W4 P5 c
2.2 微波传输线 16
+ \4 w+ Q" X& c0 x3 F4 k5 B2.2.1 微波等效电路物理量 17
2 h% Q" ]+ A. j0 ~( S+ C- Q2.2.2 微波传输线等效电路 17
& A6 @, e0 N' l: ?0 W/ p2.3 电磁波传输和反射 21
; I# _* r- b# F6 x# ]& ?2.4 微波传输介质 24
' L! ?2 C! u& u2.4.1 微带线(Microstrip Line) 25
: I; O: T' E- W/ H2 B: H+ L9 Y o2.4.2 微带线的损耗 26
- t: H+ y3 Q' J: m2.4.3 带状线(Strip Line) 28
' G! |, W2 Z/ z3 ]2.4.4 同轴线(Coaxial Line) 29
2 P6 ~2 M! s; L2.4.5 双绞线(Twist Line) 30 * A% b" j. G5 z$ l% o7 n; \
2.4.6 差分传输线 30 2 P G1 t S; Q2 F; Q( g
2.4.7 差分阻抗 33 % \$ j9 L: i; x; U) v
2.5 “阻抗”的困惑 33
9 d% G) ]4 x5 g! C. R2.5.1 阻抗的定义 34 4 x, \+ b" {& }
2.5.2 为什么要考虑阻抗 35 2 s, j& C& H7 F0 o
2.5.3 传输线的结构和阻抗 35 ) T E: L1 F" ^: m0 {: E3 y4 G
2.5.4 瞬时阻抗和特征阻抗 36
. A1 d9 p6 [7 C( B% X2.5.5 特征阻抗和信号完整性 37 8 K- A8 y. Q7 `
2.5.6 为什么是50Ω 37
3 Y _8 o7 C0 K" f* \# U+ {2.6 阻抗的测量 38 : y- i. t( c+ o4 L7 d! }
2.7 “阻抗”的困惑之答案 40 ) n4 C/ G+ Q i4 [+ c0 {
2.8 趋肤效应 41
: ~; M- x X# q% V# C9 y: I2 b2.9 传输线损耗 42 5 O, F. C" g* q2 E$ i) F7 h3 }
2.10 小结 44 7 I- B! B2 K, V- ]0 g6 A0 T. E
第3章 信号/电源完整性 45 " F' O( k& ^ D5 W& `( ~, S6 n: {
3.1 什么是信号/电源完整性 45
. h8 }! v8 X2 Q( y, Q7 e3.2 信号完整性问题分类 47
6 z6 P3 }, Z* s( ~+ f# ~4 S3.3 高频信号传输的要素 49
9 r9 v1 g: y' M# P( }4 I8 v5 |3.4 反射的产生和预防 50 ( r% n7 ]$ ^ g& }) \% D0 U7 w1 s, N
3.4.1 反射的产生 51
+ h/ r. T; v) i! X8 z2 D3.4.2 反射的消除和预防 55
9 [( q) u! T0 G; s3.5 串扰的产生和预防 67
' e9 X v1 [* z+ u3.5.1 串扰的产生 67
5 \2 p5 E* y/ q; g. h. z3.5.2 串扰的预防与消除 71 ' h0 X' `4 Q& @0 H
3.6 电源完整性分析 73
# V6 f: U) a+ ^% b; C5 A3.6.1 电源系统设计目标 74 3 _5 A& D7 j0 w/ S
3.6.2 电源系统设计方法 76
* E2 h& V( u$ d4 Z6 b- H3.6.3 电容的理解 78 5 F" x2 J% n. n V
3.6.4 电源系统分析方法 81 8 D& I. Z7 D1 ~" Z( _+ b
3.6.5 电源建模和仿真算法 82
' j* g9 Q/ I1 d3 m2 s# @+ h8 M3.6.6 SSN分析和应用 84
; a& W$ W* S1 b3 u: w3.7 电磁兼容性EMC和电磁干扰EMI 88 7 [1 |2 ~- L l' t- L* G9 ~, l
3.7.1 EMC/EMI 和信号完整性的关系 89
# K- t8 c9 W& S! N' k1 _3.7.2 产生EMC/EMI问题的根源 90
' d* c& N6 }: \/ h3.8 正确认识回流路径(参考平面) 92
1 a+ E( w* c" Y& U3.8.1 什么是高频信号的回流路径 92
5 S5 ]( i, _: W% f' K# A+ Z3.8.2 回流路径的选择 93
- @, M/ I/ o& [4 _3 h+ [3.8.3 回流路径的连续一致性 96
. U2 v* s9 s4 ]& U7 x) W3.9 影响信号完整性的其他因素 97 & V2 F3 G5 N8 ^9 g$ Y. A
3.10 小结 97 3 g) }' z0 t4 ?. \
第2篇 软件操作篇
3 }( Y+ R% r s- ^ h第4章 Mentor高速系统设计工具 100 " q: v$ A4 _$ A/ H) F$ U9 ~$ Q# S
4.1 Mentor高速系统设计流程 101
; p+ k6 L% d3 q0 K& U4.2 约束编辑系统(Constrain Editor System) 105 $ i7 Q, h# k" T' n5 M$ Y6 g/ Q
4.3 信号/电源完整性分析工具:HyperLynx 109 8 ? B9 p0 C" D1 M, N: r
4.3.1 HyperLynx的工具架构 109
% _6 h$ f; D7 `5 Q7 {4.3.2 HyperLynx的通用性 113 " k; S! G6 j n9 k" B
4.3.3 HyperLynx的易用性 113 $ |2 _; p8 k9 T* v" \# m: i
4.3.4 HyperLynx的实用性 117 0 {; C9 b5 L/ o5 s6 `6 N, J
4.3.5 Mentor高速仿真技术的发展趋势 121 ) h P* N0 }: s
4.4 前仿和后仿 122 ' r2 c& v0 _. K
4.5 HyperLynx -LineSim使用简介 124
) e2 u0 B- q% b( S" G7 w+ V1 w4.5.1 分析前准备工作 125 $ L$ D9 a: i" M3 A
4.5.2 建立信号网络 127
6 }5 A6 K& T3 \; _" b* L4.5.3 设置仿真条件 128
) ^3 z/ ~. O) y7 [4 a( k4 I; M' n4.5.4 仿真结果和约束设置 131
- S% Q% y! N6 C/ S' V( s6 b5 L0 v6 w4.6 HyperLynx-BoardSim使用简介 132
3 N7 O$ A: D F5 t1 g8 I( Z4.6.1 设计文件的导入 132
3 N* H; {0 ^) D$ H; v# ~0 {4.6.2 设置仿真条件 133 # d- L0 M" M9 p# U
4.6.3 关键网络分析 135
/ }7 w0 u' B1 j' x: q6 Z1 A4.6.4 多板联合仿真 137 2 v8 G! @: i9 I7 s9 d; ~
4.7 HyperLynx -3DEM简介 139 3 H1 O8 Y" Y! t2 R1 T8 l- F
4.8 小结 141 # L! [+ r* |$ z' |9 P
第5章 高速系统仿真分析和设计方法 142
: W6 W- h# w' i4 [1 Q! c( { Y5.1 高速电路设计流程的实施条件分析 142
' W' A. G+ N2 z5.2 IBIS模型 144 7 A3 c4 _4 A8 t, X8 Q2 Z7 F
5.2.1 IBIS模型介绍 144
: P- | ]2 d8 R" w* V: u+ D5.2.2 IBIS模型的生成和来源 146
: Y! \0 }) w1 ~. P; B3 N/ Z) e1 E5.2.3 IBIS模型的常见错误及检查方法 152 ; N4 o7 i& c) l
5.2.4 IBIS文件介绍 155
* j8 J. D$ N J+ q3 t$ H5.2.5 如何获得IBIS模型 159 " S* }- b4 O& J* N" @
5.2.6 在HyperLynx中使用IBIS模型 160 5 R" i; i+ L$ C. n+ ?
5.2.7 在Cadence流程中使用IBIS模型 162
# Q6 o- k: z8 k, n8 ^5.2.8 DML模型简介 163 9 x6 ]3 B4 I9 n5 w. g
5.3 仿真分析条件设置 167 ! E; M5 _- v2 b" X1 q& z5 a- T
5.3.1 Stackup――叠层设置 168 3 a8 N, h& H" K% p: q1 w5 e& O I
5.3.2 DC Nets――直流电压设置 168 / x& _ i% l4 l% t. E5 \( J) o2 ?; B& B
5.3.3 器件类型和管脚属性设置 169
( F/ ~' Y$ \" W! Y1 N) W5.3.4 SI Models――为器件指定模型 171
0 Z; e- f: {1 M$ ^4 o9 k5.4 系统设计和(预)布局 173 / _: K Q3 x, H* s; Y
5.5 使用HyperLynx进行仿真分析 176
9 A. N. G S0 x3 [/ Y3 a6 G1 Z5.5.1 拓扑结构抽取 176
9 M7 s9 P! w! \. K0 D% v5.5.2 在HyperLynx中进行仿真 177 5 S& Z; l, o/ d4 N8 {7 J
5.6 约束规则生成 183 ; a0 n3 G9 y* x* V% k% n
5.6.1 简单约束设计――Length/ Delay 183
3 s: ?/ d( P% Y+ E5.6.2 差分布线约束――Diff Pair 184
+ O; g, b& N3 ~7 x, V8 c5.6.3 网络拓扑约束――Net Scheduling 185 3 A- K. @" t J$ r
5.7 约束规则的应用 187 0 \7 M# l! t4 H0 H; [
5.7.1 层次化约束关系 187 1 R+ h2 r) I3 D/ P; N j- Y
5.7.2 约束规则的映射 189
9 f; h9 |8 F- | n9 [5.7.3 CES约束管理系统的使用 190
6 w# W* t' C8 n5.8 布线后的仿真分析和验证 191 9 l s) Q- N( k* N& H# i+ \7 ]
5.8.1 布线后仿真的必要性 191
; ?& m1 R1 q* q! l: z& V; L3 G3 X2 G3 L: _5.8.2 布线后仿真流程 192
+ n3 `/ C3 E3 {/ l- l3 c. T5.9 电源完整性设计方法和流程 194
8 \% G! O% h& g- E5.9.1 确定电源系统的目标阻抗 196
( Z6 _0 Q3 u3 d5.9.2 DC Drop――直流压降分析 197
$ k/ v9 Y' [6 Q; Z/ v4 i5.9.3 电源平面谐振点分析 199
6 \9 R1 w0 D i5.9.4 VRM去耦作用分析 202 $ `! m! _ F9 N* i- u/ R6 ?# ?4 Y3 e
5.9.5 去耦电容的集总式交流特性分析 204 + g2 q+ S% y& W
5.9.6 去耦电容的分布式交流特性分析 206
% o( E, t! x% C# w6 C5 }4 E3 v5 p5.9.7 电源噪声特性分析 207
0 \& e1 X4 D# f m5.9.8 电源平面模型抽取 209
3 D/ |4 f6 ?, e5 y$ m! n5.9.9 HyperLynx-PI电源系统设计流程总结 210
. L0 o8 b$ h& I5.9.10 创建VRM模型 211
. e6 q. ]8 i3 p* M# `% y) `8 h8 m' ~5.9.11 电容的布局和布线 213
' L- ]4 [3 _2 O. W- I' o5.9.12 合理认识电容的有效去耦半径 215
3 B/ q: {$ d. Y( N* W; J5.10 小结 217
; X& C8 H0 c! P6 Z7 x# @第3篇 DDR系统仿真及案例实践篇 . X ]- s7 \; |& p; S
第6章 DDRx系统设计与仿真分析 220 & N3 [- Q2 W8 V. Z" a( R
6.1 DDR系统概述 220
+ d4 y! E- N6 j" ~, I/ A6.2 DDR规范解读 222
7 ]5 f- w5 z; Y2 R d) ^6.2.1 DDR规范的DC和AC特性 223 # j' J& w! e) d# m' S- a, [
6.2.2 DDR规范的时序要求 225 8 `1 {) T* i7 q1 D J! h% X; v- W
6.2.3 DDR芯片的电气特性和时序要求 226 / W8 s+ F& c3 b' v3 s% o
6.2.4 DDR控制器的电气特性和时序要求 229
( S Q Q1 _; c$ {4 l0 q6.2.5 DDR刷新和预充电 230
+ @+ {' @) P. \' u0 p' R6.3 DDRx总线技术发展 233
: c; C- ^% J' s6.3.1 DDRx信号斜率修正 233
$ q+ w* e4 B0 D8 s4 X3 [6.3.2 DDRx ODT的配置 236 % Z/ c% u' m3 V: F4 r
6.3.3 从DDR2到DDR3 237 2 v( L7 n1 w a6 b- P& n: ~
6.3.4 DDR3的WriteLeveling 238
! R+ x- Q/ a" ^# q5 Z% X6.3.5 DDR2及DDR3的协议变化 239
$ U' z. L' D5 A; v9 c; @- k2 c" Y6.4 DDRx系统仿真分析方法 240
; W; c0 |# s+ t( u1 D1 F6.4.1 在HyperLynx中仿真DDRx 系统 240 - u7 l) C3 |2 Q- l! H
6.4.2 仿真结果的分析和解读 253 5 A1 K! B* X$ x4 x5 I% c5 u u# x
6.5 LPDDRx简介 254 $ _: w+ P+ C( [- s
第4篇 高速串行技术篇
1 E% S# P" N8 f0 M6 X. y. x" @第7章 高速串行差分信号设计及仿真分析 258 2 j# _. I) D1 Y G3 d1 L
7.1 高速串行信号简介 259 ) f! T) K( a$ ~$ ]4 O2 |$ M$ [
7.1.1 数字信号总线时序分析 259
- r7 K. i3 E% M" @# @2 a$ Q( p7.1.2 高速串行总线 262 / Q% Z$ I* `& J" C
7.1.3 Serdes的电路结构 264 & ?8 n8 q& t1 ]5 f) P; j" X- d
7.1.4 Serdes的应用 265 # k3 {- o- f! E; ]
7.2 高速串行信号设计 266 6 {4 I0 s. o: w9 D0 [) e
7.2.1 有损传输线和信号(预)加重 267 - p4 v$ x1 R. m& G1 L5 E. Y/ c
7.2.2 表面粗糙度对传输线损耗的影响 270
5 W3 o% ?) E4 s; `* g2 e7.2.3 高频差分信号的布线和匹配设计 271
6 q) E4 B, B- X# Q. r7.2.4 过孔的Stub效应 273 ( e+ m" W$ w. i+ }9 S2 B
7.2.5 连接器信号分布 275
, N0 `5 E' `3 L0 w7 F* [3 a$ @3 d7.2.6 加重和均衡 276
0 U6 w- G0 A: Y# C) s7.2.7 码间干扰ISI和判决反馈均衡器DFE 278 + }; p: M8 e/ x) V
7.2.8 AC耦合电容 281
5 D" c; @0 w. Q1 a4 W5 i" E3 L7.2.9 回流路径的连续性 285
w+ x. F9 _: ^+ ]+ B. n r) s# D7.2.10 高速差分线的布线模式和串扰 286 - I5 H/ Y, s }# w m5 [, f
7.2.11 紧耦合和松耦合 287
& ]& _. _1 T8 P% H9 v; ?/ M7.3 高速串行信号仿真分析 289
1 b$ }, O0 }3 r1 ]7.3.1 系统级仿真 289
/ j4 d- A$ S; \/ D9 F& c2 i7 B, W7.3.2 S参数(Scattering parameters) 291
9 _4 q& N2 \% z7.3.3 互连设计和S参数分析 294
. R8 ^, Z7 t0 q, _# }, t1 B5 d7.3.4 检验S参数质量 300
/ u7 q' j; ]: n$ U7.3.5 S参数的使用 305
: m, V) j$ ?( R+ x; t7.3.6 高速差分串行信号的仿真需求 306
& N6 |7 G+ a: {" M7.3.7 IBIS-AMI模型介绍 308
u( s+ d! k) {/ R" l4 V7.3.8 HyperLynx AMI Wizard通道仿真分析 310
4 X/ ~! @" L$ L M u7.3.9 6Gbps,12Gbps!然后 313 7 |% B! ^/ j; L ?# o
7.4 抖动(Jitter) 314 & G- c# S2 Z: i% [- D
7.4.1 认识抖动(Jitter) 315
) ^% p' T" l U, C+ j7.4.2 实时抖动分析 316
% L' j* J# {) }' x7.4.3 抖动各分量的典型特征 318 * ~% {; u( d1 k! |
第5篇 结束与思考篇 * e8 t) ^0 R2 H& g3 N
第8章 实战后的思考 324
, s h% F" S) f4 ]9 k: |- k术语和缩略词 329 ! a( o7 [/ I* x9 K* n
& m% H5 j9 |& ~' y |
|